半导体器件和用于形成半导体器件的方法与流程

实施例涉及半导体器件结构，并且尤其涉及半导体器件和用于形成半导体器件的方法。

背景技术：

在半导体器件中形成贯穿硅通孔(tsv)可能由于来自蚀刻沟槽和用填充材料填充沟槽的机械应力而具有挑战性。另外，如果热膨胀系数(cte)不同于衬底材料，则热应力可能显著降低半导体器件的可靠性。应力和热膨胀可能限制半导体器件的生产中的设计和工艺集成选择。另外，填充材料中的空隙、电迁移以及降低的导电性也可能引起半导体器件性能的降低。另外，形成tsv的成本可能是高的。

技术实现要素：

一些实施例涉及一种用于形成半导体器件的方法。该方法包括形成绝缘沟槽结构，绝缘沟槽结构包括从半导体衬底的表面延伸到半导体衬底中的绝缘材料。绝缘沟槽结构横向围绕半导体衬底的部分。该方法还包括修改半导体衬底的横向围绕部分以形成包括合金材料的垂直导电结构。合金材料是半导体衬底材料和至少一种金属的合金。

一些实施例涉及一种半导体器件。该半导体器件包括从半导体衬底的第一表面延伸到半导体衬底的第二表面的垂直导电结构。垂直导电结构包括半导体衬底的半导体衬底材料和金属的合金材料。半导体衬底材料的原子百分比含量大于合金材料的30％。

附图说明

在下面将仅作为示例并参考附图描述设备和/或方法的一些实施例，在附图中：

图1a示出用于形成半导体器件的方法的流程图；

图1b示出金-硅相图；

图2a-2h示出用于形成半导体器件的方法的示意图；

图3示出用于形成半导体器件的方法的示意图，该方法包括在同一沉积工艺期间形成掩膜结构和绝缘沟槽结构的绝缘材料；

图4a-4b示出用于形成半导体器件的方法的示意图，该方法包括形成半导体材料层以及修改半导体材料层；

图5a-5b示出用于形成半导体器件的方法的示意图，该方法包括形成第二垂直导电结构；

图6a-6b示出用于形成半导体器件的方法的示意图，该方法包括形成多个垂直导电结构；以及

图7示出半导体器件的示意图。

具体实施方式

现在将参考其中图示了一些示例实施例的附图更全面地描述各种示例实施例。在附图中，为了清楚起见，线、层和/或区域的厚度可能被放大。

因此，虽然示例实施例能够具有各种修改和替换形式，但是其实施例在附图中作为示例示出并且将在本文中进行详细描述。然而，应当理解的是，没有意图将示例实施例限制为公开的特定形式，而是相反地，示例实施例要覆盖落在本公开范围内的所有修改、等价方案和替换方案。遍及附图的描述，相同的标记指代相同或相似的元件。

将理解的是，当元件被称为“连接”或“耦合”到另一个元件时，它可以直接连接或耦合到其他元件或可以存在中间元件。相比之下，当元件被称为“直接连接”或“直接耦合”到另一个元件时，不存在中间元件。用于描述元件之间的关系的其他词语应当以相同的方式进行解释(例如，“在......之间”比对“直接在......之间”，“相邻”比对“直接相邻”等)。

本文中使用的术语仅是为了描述特定实施例的目的并不意图限制示例实施例。如本文中使用的，单数形式“一”、“一个”和“该”也意图包括复数形式，除非上下文另外清楚指示。还将理解的是，术语“包括”和/或“包含”当被用在本文中时指定存在所陈述的特征、整体、步骤、操作、元件和/或部件，但是不排除存在或添加一个或多个其他的特征、整体、步骤、操作、元件、部件和/或其组。

除非另外定义，否则本文中使用的所有术语(包括技术和科技术语)具有与示例实施例所属的领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(例如在通常使用的字典中定义的术语)应当被解释为具有与其在相关领域的上下文中的含义一致的含义。然而，如果本公开给予术语偏离本领域普通技术人员通常理解的含义的特定含义，则要在本文中给出该定义的特定上下文中考虑到该含义。

图1a示出用于形成半导体器件的方法100的流程图。

方法100包括形成110绝缘沟槽结构，绝缘沟槽结构包括从半导体衬底的表面延伸到半导体衬底中的绝缘材料。绝缘沟槽结构横向围绕半导体衬底的部分。

方法100还包括修改120半导体衬底的横向围绕部分以形成包括合金材料的垂直导电结构。合金材料是半导体衬底材料和至少一种金属的合金。

例如，由于修改120半导体衬底的横向围绕部分而形成垂直导电结构，所以可能降低或避免由用不同的填充材料(例如金属)填充沟槽所引起的机械应力。另外，例如也可能降低或避免由填充材料和半导体衬底之间的热膨胀系数的不同引起的热应力。另外，例如填充材料中的空隙、电迁移和降低的导电性也可能被降低或避免。另外，例如由使用填充材料导致的成本可能被降低或避免。由于垂直导电结构包括作为半导体衬底材料和至少一种金属的合金的合金材料，所以与半导体衬底的半导体衬底材料相比，机械和热属性可能几乎保持不变，并且热应力或机械应力可能被降低。而且，例如可能实现高电子迁移率，因此与薄金属通孔相比提高垂直导电结构的电性能。

形成110绝缘沟槽结构可包括形成从半导体衬底的表面(例如第一横向表面)延伸到半导体衬底中的垂直沟槽。例如，垂直沟槽可通过(例如通过化学蚀刻)从半导体衬底去除半导体衬底材料来形成。

例如，垂直沟槽的最小(或最少)宽度可以是至少50nm(或例如可处于50nm和10μm之间，或例如处于50nm和5μm之间，或例如处于1μm和4μm之间)。例如，垂直沟槽的宽度可以是垂直沟槽的第一垂直侧壁与垂直沟槽的第二垂直侧壁之间的横向方向上测量的距离。

例如，垂直沟槽的最小(或最少)深度可以是至少350μm(或例如至少100μm，或例如至少200μm)。例如，垂直沟槽的深度例如可以是垂直沟槽的顶部与垂直沟槽的底部之间在与半导体衬底的横向表面基本上正交(或垂直)的方向上测量的距离。

垂直沟槽可以横向围绕(或横向包围)半导体衬底的部分。例如，垂直沟槽在半导体衬底的顶视图中可具有环形形状或矩形(或正方形)形状。

半导体衬底的横向围绕部分在半导体衬底的顶视图中可具有圆形形状或矩形(或正方形)形状。例如，横向围绕部分的最小(或最少)横向尺寸可以是至少500nm(或例如可处于500nm和100μm之间，或例如处于1μm和20μm之间，或例如处于1μm和10μm之间)。例如，具有圆形形状的横向围绕部分的横向尺寸可以是在与半导体衬底的表面平行的方向上测量的横向围绕部分的直径。例如，具有矩形形状的横向围绕部分的横向尺寸可以是在与半导体衬底的表面平行的方向上测量的横向围绕部分的宽度。

形成110绝缘沟槽结构还可包括在形成垂直沟槽后在垂直沟槽中形成绝缘材料。可选地，可通过如下方式在垂直沟槽中形成绝缘材料：氧化半导体衬底以在垂直沟槽中形成绝缘材料。替代地，可通过将绝缘材料沉积到垂直沟槽中而在垂直沟槽中形成绝缘材料。例如，垂直沟槽可在垂直沟槽中形成绝缘材料后基本上填充有绝缘材料。

通过用绝缘材料填充垂直沟槽而形成的绝缘沟槽结构可因此从半导体衬底的第一表面(垂直)延伸到半导体衬底中。例如，绝缘沟槽结构横向围绕半导体衬底的部分。另外，绝缘沟槽结构在半导体衬底的顶视图中可具有环形形状或矩形形状。

在形成110绝缘沟槽结构后，半导体衬底的横向围绕部分可以例如被修改(或转变)以形成包括合金材料的垂直导电结构。

修改120半导体衬底的横向围绕部分以形成垂直导电结构可包括至少在(例如直接或例如间接在)半导体衬底的横向围绕部分上形成包括至少一种金属的导电层。修改120半导体衬底的横向围绕部分还可包括退火半导体衬底以形成合金材料。例如，可在形成导电层后退火半导体衬底以形成合金材料。在修改120半导体衬底的横向围绕部分期间，导电层的至少一种金属可与横向围绕部分中的半导体衬底材料混合以形成垂直导电结构的合金材料。例如，退火可能引起导电层和横向围绕部分的半导体衬底材料熔化并彼此混合以形成合金材料。因此，在退火后形成的合金材料例如是半导体衬底材料和从导电层结合的至少一种金属的合金。

可选地，修改120半导体衬底的横向围绕部分可包括控制半导体衬底的退火温度和/或半导体衬底材料和至少一种金属的原子比，以形成包括共晶合金材料的垂直导电结构。共晶温度和共晶百分比可定义包括半导体衬底材料和至少一种金属的混合物的相图的共晶点p。在共晶点处，具有定义的原子比(共晶百分比)的至少一种金属和半导体衬底材料在最低可能熔化温度(共晶温度)下熔化。

可选地，可以控制(或例如改变)半导体衬底的退火温度以处于包括半导体衬底材料和至少一种金属的混合物的共晶温度的+/-5℃(或例如+/-10℃)内。另外，可控制(或例如改变)半导体衬底材料和至少一种金属之间的原子比以处于混合物的共晶百分比的+/-2％(或例如+/-5％，或例如+/-10％)内。例如，对于如图1b中示出的金-硅相图，363℃的共晶温度和18.5％硅的共晶百分比可定义共晶点p。

半导体衬底材料可(主要)包括硅(例如至少95％的硅，或例如至少99％的硅)。例如，半导体衬底可以是硅(si)衬底。在半导体衬底是硅衬底的情况下。至少一种金属可包括选自包括以下各项(或由以下各项构成)的材料组中的至少一种材料：金(au)、铝(al)、铂(pt)和钛(ti)。例如，可选地，垂直导电结构的合金材料可以例如是诸如si-au合金、si-al合金、si-pt合金或si-ti合金的二元合金。可替换地，垂直导电结构的合金材料可以是包括多于一种以上金属的三元合金(例如si-au-ti合金)。

可选地，修改120半导体衬底的横向围绕部分可包括：在形成导电层前，在半导体衬底的至少横向围绕部分上形成包括半导体衬底材料的半导体材料层。例如，可以在形成半导体材料层后在半导体材料层上形成导电层。半导体材料层可以用作共晶伴侣收集层。可选地，半导体材料层和半导体衬底材料可以例如是相同材料。

半导体材料层的横向表面积可以是半导体衬底的横向围绕部分的横向表面积的至少10倍(或例如至少50倍，或例如至少100倍)。通过提供更大的横向表面积用于接触导电层，可以沉积更薄的导电层以用于形成垂直导电结构的合金材料。例如，如果半导体材料层的横向表面积是半导体衬底的横向围绕部分的横向表面积的10倍，则相比于在导电层直接接触半导体衬底的横向围绕部分而没有半导体材料层的情况下的导电层的厚度，导电层的厚度可被降低10倍。

例如，在修改120半导体衬底的横向围绕部分以形成垂直导电结构期间，可修改半导体材料层以形成与垂直导电结构的合金材料相同的合金材料。

方法100还可包括：在修改120半导体衬底的横向围绕部分前，在(例如直接在)半导体衬底的第一表面上形成掩膜结构。掩膜结构可覆盖(或掩盖)除了半导体衬底的横向围绕部分外的半导体衬底的第一表面。在修改120半导体衬底的横向围绕部分期间，半导体衬底的横向围绕部分可不被掩膜结构掩盖(例如覆盖)。

因为掩膜结构不覆盖半导体衬底的横向围绕部分，所以导电层的至少部分可形成在半导体衬底的横向围绕部分上(或接触半导体衬底的横向围绕部分)。例如，导电层的第一部分可直接形成在半导体衬底的横向围绕部分上并且导电层的第二部分可直接形成在掩膜结构的至少部分上。例如，由于导电层和半导体衬底的横向围绕部分之间的直接接触，导电层的至少一种金属可被直接结合到半导体衬底的横向围绕部分中。

可选地或可替换地，如果在形成导电层前在半导体衬底的横向围绕部分上沉积半导体材料层，则半导体材料层的至少部分可直接形成在半导体衬底的横向围绕部分上并且半导体材料层的第二部分可直接形成在掩膜结构的至少部分上。导电层的至少一种金属可被结合到半导体材料层中并且经由(或穿过)半导体材料层到半导体衬底的横向围绕部分中。

可选地，掩膜结构可包括绝缘材料。例如，掩膜结构的绝缘材料可包括(或可以是)诸如氧化硅的氧化物材料。可替换地或可选地，掩膜结构的绝缘材料可包括(或可以是)诸如氮化硅的氮化物材料。可选地，绝缘材料可包括(或可以是)半导体衬底材料的氧化物和/或半导体衬底材料的氮化物。

可选地，在形成110绝缘沟槽结构后，但在修改120半导体衬底的横向围绕部分前，可通过化学气相沉积或溅射或合适沉积技术而在半导体衬底的第一表面上(除了在半导体衬底的横向围绕部分上)沉积掩膜结构的绝缘材料。可替换地或可选地，掩膜结构的绝缘材料和绝缘沟槽结构的绝缘材料可在同一工艺期间形成在半导体衬底处。例如，掩膜结构的绝缘材料和绝缘沟槽结构的绝缘材料可在同一沉积工艺期间或在同一氧化工艺期间形成。

方法100还可包括在修改120半导体衬底的横向围绕部分前减薄半导体衬底以在半导体衬底的第二相反(横向)表面处暴露绝缘沟槽结构。可通过从半导体衬底的第二表面去除半导体衬底材料(例如通过化学机械抛光)而从半导体衬底的第二表面减薄半导体衬底。例如，可减薄半导体衬底直至半导体衬底具有至少30μm(或例如至少100μm，或例如至少200μm)的最小厚度。减薄后的半导体衬底(例如半导体衬底的第一横向表面和第二横向表面之间)的厚度可例如是要形成的半导体器件的半导体衬底的最终厚度。通过从半导体衬底的第二表面减薄半导体衬底，可在半导体衬底的第二表面处暴露绝缘沟槽结构。因此，绝缘沟槽结构可从半导体衬底的第一表面延伸到半导体衬底的第二表面。

方法100还可包括：在修改120半导体衬底的横向围绕部分以形成垂直导电结构后，去除掩膜结构以及在掩膜结构上和/或在半导体衬底的第一表面处的导电层的任何剩余部分。方法100还可包括在半导体衬底的第一表面处和/或在半导体衬底的第二表面处形成与垂直导电结构电接触的导电接触焊盘。

可选地或可替换地，如果在形成导电层前在半导体衬底的横向围绕部分上沉积半导体材料层，并且如果修改半导体材料层以形成与垂直导电结构的合金材料相同的合金材料，则方法100可包括形成导电接触焊盘，所述导电接触焊盘包括修改的半导体材料层的至少部分。例如，形成导电接触焊盘例如可包括结构化修改的半导体材料层(其包括合金材料)来形成导电接触焊盘。

方法100可还可选地包括形成第二绝缘沟槽结构，第二绝缘沟槽结构包括从半导体衬底的第一表面延伸到半导体衬底中的绝缘材料。第二绝缘沟槽结构可通过与用于形成第一绝缘沟槽结构的工艺相同的工艺来形成，并可选地可在用于形成第一绝缘沟槽结构的相同工艺期间形成。

可选地，第二绝缘沟槽结构可横向围绕第一绝缘沟槽结构。例如，第二绝缘沟槽结构在半导体衬底的顶视图中可具有环形形状或矩形形状。例如，第二绝缘沟槽结构可横向围绕第一绝缘沟槽结构形成。可选地或可替换地，第二绝缘沟槽结构可形成为与第一绝缘沟槽结构的至少部分相邻(或可邻接第一绝缘沟槽结构的部分)，使得第一绝缘沟槽结构的至少部分和相邻的第二绝缘沟槽结构在半导体衬底的顶视图中可具有环形形状或矩形形状。可选地或可替换地，第二绝缘沟槽结构横向围绕第一绝缘沟槽结构的布置可以是(或可以形成，或可以用于形成)要形成的半导体器件的同轴信号线。

方法100还可包括修改横向位于第二绝缘沟槽结构和第一绝缘沟槽结构的至少部分之间的半导体衬底的第二部分以形成第二垂直导电结构。例如，第二垂直导电结构可形成在第一绝缘沟槽结构和第二绝缘沟槽结构之间。

可选地，方法100可还可选地包括形成第三绝缘沟槽结构，第三绝缘沟槽结构包括从半导体衬底的第一表面延伸到半导体衬底中的绝缘材料。第三绝缘沟槽结构可通过与用于形成第一绝缘沟槽结构和第二绝缘沟槽结构的工艺相同的工艺来形成，且可选地可在用于形成第一绝缘沟槽结构和第二绝缘沟槽结构的相同工艺期间形成。方法100可还可选地包括修改横向位于第三绝缘沟槽结构和第二绝缘沟槽结构的至少部分之间的半导体衬底的第三部分以形成第三垂直导电结构。可选地或另外，第三绝缘沟槽结构横向围绕第二绝缘沟槽结构以及第二绝缘沟槽结构横向围绕第一绝缘沟槽结构的布置可以是(或可形成，或可用于形成)要形成的半导体器件的三轴信号线。

绝缘沟槽结构的数目不必限于如本文中所述的一个、两个或三个绝缘沟槽结构，而是可以是单个连续绝缘沟槽结构或可以是多个绝缘沟槽结构。

可选地或可替换地，方法100可包括形成(连续)绝缘沟槽结构，使得半导体衬底的多个部分可以各自被绝缘沟槽结构的部分横向围绕。

方法100可包括通过修改被绝缘沟槽结构的部分横向围绕的半导体衬底的多个横向围绕部分来形成多个垂直导电结构。

如本文中所述，半导体衬底可以是硅基半导体衬底。例如，半导体衬底可以是悬浮区(fz)硅基半导体衬底或是直拉法(czochralski，cz)硅基半导体衬底。可选地或可替换地，半导体衬底102可以例如是碳化硅(sic)基半导体衬底或砷化镓(gaas)基半导体衬底或氮化镓(gan)基半导体衬底。导电层可包括至少一种合适金属以用于形成包括半导体衬底材料和至少一种金属的合金材料。

半导体器件的半导体衬底可以是包括一个或多个电器件电路(例如至少包括晶体管结构、二极管结构或p-n结)的(有源)半导体芯片或管芯的部分，所述电器件电路形成在与垂直导电结构(或tsv)相同的半导体衬底处。

半导体衬底的第一横向表面或前侧表面可以是朝向衬底表面的顶部上的金属层、绝缘层和/或钝化层的半导体衬底的表面或者是这些层中的一个的表面。例如，半导体衬底前侧可以是形成芯片的有源元件所在的侧面。例如，在功率半导体芯片中，芯片前侧可以是形成第一源/漏区域和栅极区域所在的芯片的侧面，并且芯片背侧可以是形成第二源/漏区域所在的芯片的侧面。例如，更多复杂结构可位于芯片前侧而不是芯片背侧。

可选地或可替换地，半导体器件的半导体衬底可以是插入式衬底，所述插入式衬底可位于形成一个或多个电器件结构所在的有源芯片之间。

半导体衬底的横向表面可以是基本平坦的平面(例如忽略由于制造工艺和沟槽引起的半导体衬底的不平坦性)。例如，半导体衬底的横向表面的横向尺寸可以是主表面上的结构的最大高度的100倍(或1000倍，或10000倍)以上。与半导体衬底的基本上垂直边缘(例如由将芯片的衬底与其他部分分离引起)相比，横向表面可以是横向延伸的基本水平表面。半导体衬底的横向表面的横向尺寸可以例如是半导体衬底的基本上垂直边缘的100倍(或1000倍，或10000倍)以上。

例如，横向方向可以是与半导体衬底的横向表面基本平行的方向(或任何方向)。例如，垂直方向可以是与半导体衬底的横向表面基本正交(或垂直)的方向。

术语“横向”(其用途也适用于描述附图的元件的相对位置)(例如x与y横向相邻)可被解释为意味着x位于沿着横向方向与y相邻。类似地，术语“垂直”当用于描述附图的元件的相对位置时(例如x与y垂直相邻)可被解释为意味着x位于沿着垂直方向与y相邻。

如本文中用来描述“垂直沟槽”和“垂直导电结构”的术语“垂直”，可被解释为意味着垂直沟槽(以及垂直导电结构)从半导体衬底的第一横向表面朝向半导体衬底的第二相反横向表面延伸。术语“垂直”并不将垂直沟槽的侧壁限制为与半导体衬底的横向表面垂直(例如沟槽侧壁与半导体衬底的横向表面之间的角度不限于为90°)，尽管90°可以是沟槽侧壁和半导体衬底的横向表面之间的角度的示例。例如，垂直沟槽的侧壁和半导体衬底的横向表面之间的角度可处于25°和155°之间(或例如45°和135°之间，或例如80°和110°之间)。

方法100涉及形成(或创建)贯穿硅通孔(tsv)，其中基体材料硅保留在通孔中并与共晶伴侣形成共晶复合物。机械属性保持类似于基体材料，但电学属性被大大改变为高导电且稳定的互连。金和铝可以是针对si的共晶伴侣，但是可能可替换地或另外使用各种其他共晶伴侣。可替换地，例如三方共晶可被使用并且可提供甚至更低的共晶温度。

方法100可以用于通过蚀刻通孔到衬底中、用绝缘体覆盖通孔并用金属(例如铜、钨、金)或掺杂硅填充通孔来形成tsv而不是处理tsv。由于来自蚀刻和填充材料的机械应力，由后者方法形成的tsv可能面临挑战。另外，如果热膨胀系数(cte)不同于衬底材料，则热应力可以显著降低可靠性。应力和热膨胀可能限制生产中的设计和工艺集成选择。导电材料中的空隙、电迁移以及降低的导电性也可能提出挑战，可通过方法100来避免所述挑战。还可通过方法100降低高成本。通过方法100形成的共晶通孔能够规避这些挑战，原因在于大部分硅保留在通孔中，从而保持机械和热属性几乎不变。由于高电子迁移率，电性能相比于薄金属通孔可被大大提高。

图1b示出金-硅相图，该金-硅相图具有定义共晶点p的共晶温度和共晶百分比。

对于金-硅相图，363℃的共晶温度和18.5％硅的共晶百分比可定义共晶点p。

图2a-2h示出了用于形成半导体器件的方法200的示意图。

图2a和2b分别示出了用于形成绝缘沟槽结构的工艺的至少部分的顶视图和横截面视图。

形成绝缘沟槽结构可包括形成从半导体衬底的第一横向表面203延伸到半导体衬底202中的垂直沟槽201(例如蚀刻的壁)。例如，垂直沟槽201可通过将沟槽(或孔)蚀刻到半导体衬底中来形成。例如，垂直沟槽201可从第一横向表面203朝向半导体衬底202的相反的第二横向表面延伸。

垂直沟槽的最小(或最少)宽度w(如图2b所示)可例如是至少50nm(或例如可处于50nm和10μm之间，或例如50nm和5μm之间，或例如1μm和4μm之间)。垂直沟槽的宽度可例如是垂直沟槽201的第一垂直侧壁205和垂直沟槽201的第二垂直侧壁206之间的在横向方向lx上测量的距离。

垂直沟槽201的最小(或最少)深度h可例如是至少30μm(或例如至少100μm，或例如至少200μm)。垂直沟槽的深度可例如是在基本与半导体衬底的横向表面正交(或垂直)的方向上在垂直沟槽的顶部和垂直沟槽的底部之间测量的距离。

垂直沟槽201可横向围绕半导体衬底202的部分204。例如，垂直沟槽201在顶视图中可横向包围半导体衬底202的横向围绕部分204。例如，如图2a所示，垂直沟槽201在半导体衬底202的顶视图中可具有环形形状。可选地或可替换地，垂直沟槽在半导体衬底202的顶视图中可具有矩形(或正方形)形状。

半导体衬底202的横向围绕部分204在半导体衬底的顶视图中可具有圆形形状(或可替换地具有矩形或正方形形状)。横向围绕部分204的最小(或最少)横向尺寸d可例如是至少500nm(或例如可处于500nm和100μm之间，或例如处于1μm和20μm之间，或处于1μm和10μm之间)。

图2c示出了在垂直沟槽201中形成绝缘材料207(例如用于隔离)以形成绝缘沟槽结构208的横截面视图。

形成绝缘沟槽结构208可包括在形成垂直沟槽201后在垂直沟槽201中形成绝缘材料207。例如，由于在垂直沟槽201中形成绝缘材料207，垂直沟槽201可基本填充有绝缘材料207(例如形成填充的壁)。

可选地，可通过氧化(例如通过热氧化)与垂直沟槽201横向相邻(或横向围绕垂直沟槽201)的半导体衬底的部分和/或在垂直沟槽的底部处的半导体衬底的部分而在垂直沟槽201中形成绝缘材料207。可替换地，绝缘材料207可通过沉积绝缘材料207(例如通过沉积绝缘体)到垂直沟槽201中而在垂直沟槽201中形成。绝缘材料207可例如形成在垂直沟槽的底部处和在垂直沟槽201的侧壁上。

绝缘沟槽结构208可因此从半导体衬底的第一表面203延伸到半导体衬底202中。例如，绝缘沟槽结构208可从第一横向表面203朝向半导体衬底202的相反第二横向表面延伸。

半导体衬底202的横向围绕部分204在半导体衬底的顶视图中可被绝缘沟槽结构208横向围绕。

图2d示出了形成掩膜结构209的横截面视图。

掩膜结构209可在形成绝缘沟槽结构208后形成在(例如直接在)半导体衬底的第一表面上。掩膜结构209可覆盖(或掩盖)除了半导体衬底202的横向围绕部分204外的半导体衬底的第一表面203。例如，掩膜结构可提供半导体衬底的横向围绕部分处或半导体衬底的横向围绕部分上的前侧窗口。

可选地，掩膜结构209可包括绝缘材料。例如，掩膜结构的绝缘材料可包括(或可以是)诸如氧化硅和/或四乙基原硅酸盐(teos)的氧化物材料。可替换地或可选地，掩膜结构209的绝缘材料可包括(或可以是)诸如氮化硅的氮化物材料。可选地，绝缘材料可包括(或可以是)半导体衬底材料的氧化物和/或半导体衬底材料的氮化物。

可选地，在形成绝缘沟槽结构208后，可通过化学气相沉积或溅射或合适沉积技术而在半导体衬底的第一表面203上和/或至少部分地在绝缘沟槽结构208上沉积掩膜结构209的绝缘材料。

图2e示出了减薄半导体衬底202的横截面视图。

减薄半导体衬底202可在半导体衬底202的第二相反(横向)表面211处暴露绝缘沟槽结构。可通过从半导体衬底的第二表面均匀地去除半导体衬底材料(例如通过化学机械抛光)而从半导体衬底202的第二表面减薄半导体衬底202。

例如，可减薄半导体衬底202直至半导体衬底具有至少30μm(或例如至少100μm，或例如至少200μm)的最小厚度t。减薄半导体衬底后的半导体衬底202的厚度可例如是要形成的半导体器件的半导体衬底202的最终厚度。通过从半导体衬底的第二表面减薄半导体衬底，可在半导体衬底202的第二横向表面211处暴露绝缘沟槽结构208。因此，绝缘沟槽结构可从半导体衬底202的第一横向表面203延伸到半导体衬底202的第二横向表面211。

图2f示出了形成导电层212(例如共晶伴侣沉积)的横截面视图。

当掩膜结构209不覆盖半导体衬底202的横向围绕部分204时，导电层212的至少部分可形成在半导体衬底202的横向围绕部分204上(或直接接触横向围绕部分204)。例如，导电层212的第一部分可直接形成在半导体衬底的横向围绕部分204上，并且导电层212的第二部分可直接形成在掩膜结构209的至少部分上。

导电层212可包括至少一种金属。例如，导电层212可以是金层、铝层、铂层或钛层。

导电层212的最小(或最少)厚度可例如是至少50nm(或例如可处于50nm和10μm之间，或例如50nm和5μm之间，或例如1μm和4μm之间)。另外或可选地，可基于横向围绕部分204的半导体衬底材料和至少一种金属之间的期望原子百分比来选择导电层212的厚度。例如，导电层212的厚度可被选择为处于横向围绕部分204的半导体衬底材料和至少一种金属之间的共晶百分比的+/-2％内(或例如+/-5％内，或例如+/-10％内)。

图2g示出了修改半导体衬底202的横向围绕部分以形成垂直导电结构213的横截面视图。

在形成导电层后，可退火半导体衬底202的横向围绕部分以形成垂直导电结构213的合金材料。例如，半导体衬底的退火温度可被控制(或改变)成处于包括半导体衬底材料和至少一种金属的混合物的共晶温度的+/-5℃内(或例如+/-10℃内)。

例如，由于导电层212和半导体衬底202的横向围绕部分之间的直接接触，导电层212的至少一种金属可被直接结合到半导体衬底202的横向围绕部分中。合金材料可通过混合(例如共晶熔化)横向围绕部分的半导体衬底材料和导电层212的至少一种金属来形成。因此，退火后形成的合金材料可例如是半导体衬底材料和从导电层212结合的至少一种金属的合金。垂直导电结构213的合金材料的半导体衬底材料的原子百分含量可大于合金材料的30％(或例如大于50％，或例如大于80％)。

图2h示出了去除掩膜结构和掩膜结构上的导电层的剩余部分(例如顶层去除)的横截面视图。

在形成垂直导电结构213后，可去除半导体衬底202的第一表面203处的掩膜结构和/或导电层的任何剩余部分。

可选地，在去除掩膜结构和/或导电层的剩余部分后，方法200还可包括在半导体衬底202的第一表面203和/或第二表面211处形成与垂直导电结构213电接触的导电接触焊盘。

结合上面或下面描述的实施例提到了更多的细节和方面。图2a-2h中示出的实施例可以各自包括一个或多个可选附加特征，该可选附加特征对应于结合所提出的概念或上面(例如图1a-1b)或下面(例如图3-7)描述的一个或多个实施例提到的一个或多个方面。

图3示出了用于形成半导体器件的方法300的至少部分的示意图。方法300可类似于结合图1和/或图2a-2h描述的方法。

在方法300中，代替在形成绝缘沟槽结构208后形成掩膜结构209，可在同一工艺期间在半导体衬底202处形成掩膜结构209的绝缘材料和绝缘沟槽结构208的绝缘材料。例如，掩膜结构209的绝缘材料和绝缘沟槽结构208的绝缘材料可在同一沉积工艺期间或在同一氧化工艺期间形成。因此，可在同一工艺期间形成绝缘体沉积和前侧窗口。

可选地或另外，掩膜结构209的绝缘材料和绝缘沟槽结构208的绝缘材料可例如在修改半导体衬底202的横向围绕部分前和在减薄半导体衬底202前形成。由于在同一工艺期间形成掩膜结构209的绝缘材料和绝缘沟槽结构208的绝缘材料，掩膜结构209和绝缘沟槽结构208可例如是包括同一(例如相同)绝缘材料的连续绝缘结构。

结合上面或下面描述的实施例提到了更多的细节和方面。图3中示出的实施例可包括一个或多个可选附加特征，该可选附加特征对应于结合所提出的概念或上面(例如图1a-2h)或下面(例如图4a-7)描述的一个或多个实施例提到的一个或多个方面。

图4a和4b示出了用于形成半导体器件的方法400的至少部分的示意图。

方法400可类似于结合图1a-1b、图2a-2h和/或图3描述的方法。

如图4a所示，修改120半导体衬底的横向围绕部分还可包括：在形成导电层前，在半导体衬底202的至少横向围绕部分204上形成包括半导体衬底材料的半导体材料层414(例如可选共晶伴侣收集层)。例如，半导体材料层414的第一部分可直接形成在半导体衬底202的横向围绕部分204上，并且半导体材料层414的第二部分可直接形成在掩膜结构209的至少部分上。

可选地，半导体材料层414可在减薄半导体衬底前形成，或可替换地在减薄半导体衬底后形成。可选地，半导体材料层和半导体衬底材料例如可以是同一材料。

半导体材料层的横向表面积as可以是半导体衬底的横向围绕部分的横向表面积al的至少10倍(或例如至少50倍，或例如至少100倍)。通过提供更大的横向表面积用于接触导电层，可沉积更薄的导电层以用于形成垂直导电结构的合金材料。

导电层可例如在形成半导体材料层后在半导体材料层414上形成。导电层和半导体材料层414之间的接触表面积可以大于在导电层直接接触半导体衬底的横向围绕部分情况下的导电层与半导体衬底的横向围绕部分的横向表面积al之间的接触表面积(例如是该接触表面积的至少10倍，或例如至少50倍，或例如至少100倍)。因此，导电层的厚度可按比例小于在导电层直接接触半导体衬底的横向围绕部分而没有半导体材料层的情况下的导电层的厚度(例如是该厚度的至多1/10，或例如至多1/50，或例如至多1/100)。

如图4b所示，例如，在修改半导体衬底的横向围绕部分以形成垂直导电结构213期间，可修改半导体材料层以形成与垂直导电结构213的合金材料相同的合金材料。

导电层的至少一种金属可被结合到半导体材料层并且经由(或穿过)半导体材料层而结合到半导体衬底202的横向围绕部分中。另外，修改的半导体材料层415的合金材料可通过混合(例如熔化)半导体材料层和导电层212的至少一种金属来形成。

可选地或另外，方法400还可包括：形成包括修改的半导体材料层415的至少部分的导电接触焊盘。例如，形成导电接触焊盘可包括结构化修改的半导体材料层415以形成导电接触焊盘。因此，剩余的共晶伴侣收集层可用于焊盘或路由。

结合上面或下面描述的实施例提到了更多的细节和方面。图4a-4b中示出的实施例可各自包括一个或多个可选附加特征，该可选附加特征对应于结合所提出的概念或上面(例如图1a-3)或下面(例如图5a-7)描述的一个或多个实施例提到的一个或多个方面。

图5a和5b分别示出了用于形成半导体器件的方法500的至少部分的顶视图和侧视图示意图。方法500可类似于结合图1a-1b、图2a-2h、图3和/或图4a-4b描述的方法。

图5a示出了用于形成第一绝缘沟槽结构和第二绝缘沟槽结构的工艺的至少部分的顶视图。

形成第二绝缘沟槽结构还可包括形成从半导体衬底202的第一表面203延伸到半导体衬底202中的第二垂直沟槽516。第二垂直沟槽516和第一垂直沟槽201(蚀刻的壁)可例如在同一工艺期间形成。

第二垂直沟槽516在半导体衬底的顶视图中可具有环形形状或矩形形状。例如，第二绝缘沟槽结构可包围第一绝缘沟槽结构或形成为横向围绕第一绝缘沟槽结构。半导体衬底的第二部分517(例如第二横向围绕部分517)可横向位于第二垂直沟槽516和第一垂直沟槽201之间。

图5b示出了用于形成第二垂直导电结构的工艺的至少部分的侧视图。

第二绝缘沟槽结构519可通过与用于形成第一绝缘沟槽结构208的工艺相同的工艺(例如通过用绝缘材料填充第二垂直沟槽)形成。第二绝缘沟槽结构519可因比从半导体衬底202的第一表面203延伸到半导体衬底中。

方法500还可包括修改横向位于第二绝缘沟槽结构519和第一绝缘沟槽结构208之间的半导体衬底的第二横向围绕部分以形成第二垂直导电结构518。例如，第二垂直导电结构518可横向形成在第一绝缘沟槽结构208和第二绝缘沟槽结构519之间。因此，屏蔽的共晶通孔可在第一绝缘沟槽结构208和第二绝缘沟槽结构519之间形成。例如，方法500可包括在同一工艺期间修改第一横向围绕部分和第二横向围绕部分。

图6a和6b分别示出了用于形成半导体器件的方法600的至少部分的顶视图和侧视图示意图。方法600可类似于结合图2a-2h、图3、图4a-4b和/或图5a-5b描述的方法。

结合上面或下面描述的实施例提到了更多的细节和方面。图5a-5b中示出的实施例可各自包括一个或多个可选附加特征，该可选附加特征对应于结合所提出的概念或上面(例如图1a-4b)或下面(例如图6a-7)描述的一个或多个实施例提到的一个或多个方面。

图6a示出了用于形成多个垂直导电结构(例如屏蔽的共晶通孔)的工艺的至少部分的顶视图。

在方法600中，绝缘沟槽结构608可以形成为使得半导体衬底202的多个部分604可各自被绝缘沟槽结构608的部分横向围绕。例如，蚀刻的壁(或垂直沟槽)可形成为使得共同侧壁可位于要形成的通孔之间。

图6b示出了用于形成多个垂直导电结构的工艺的至少部分的侧视图。

多个垂直导电结构213可通过修改半导体衬底202的多个横向围绕部分604来形成。所形成的多个垂直导电结构213可各自被绝缘沟槽结构608的部分横向围绕。

例如，半导体衬底的多个横向围绕部分在半导体衬底202的顶视图中可具有矩形(或正方形)形状。可替换地，半导体衬底的多个横向围绕部分在半导体衬底202的顶视图中可具有环形形状。共同侧壁例如可位于更高通孔密度的通孔之间。

结合上面或下面描述的实施例提到了更多的细节和方面。图6a-6b中示出的实施例可各自包括一个或多个可选附加特征，该可选附加特征对应于结合所提出的概念或上面(例如图1a-5b)或下面(例如图7)描述的一个或多个实施例提到的一个或多个方面。

图7示出了半导体器件700的示意图。

半导体器件700包括从半导体衬底202的第一表面203延伸到半导体衬底202的第二表面211的垂直导电结构213。

垂直导电结构213包括金属和半导体衬底202的半导体衬底材料的合金材料。半导体衬底材料的原子百分比含量大于合金材料的30％。

由于垂直导电结构包括作为半导体衬底材料和至少一种金属的合金的合金材料，所以与半导体衬底的半导体衬底材料相比，机械和热属性可几乎保持不变。因此，可降低热应力或机械应力。另外，例如，可实现高电子迁移率，因此与薄金属通孔相比提高了垂直导电结构的电性能。

可选地或另外，垂直导电结构的合金材料中半导体衬底材料的原子百分比含量可大于合金材料的30％(或例如大于50％，或例如大于80％)。

可选地或另外，垂直导电结构的最小(或最少)横向尺寸(例如宽度，或例如直径)可例如是至少500nm(或例如可处于500nm和100μm之间，或例如处于1μm和20μm之间，或例如处于1μ和10μm之间)。

可选地或另外，垂直导电结构的最小(或最少)垂直高度可例如是至少30μm(或例如至少100μm，或例如至少200μm)。在减薄半导体衬底后，垂直导电结构的垂直高度可(基本)等于半导体衬底的厚度。换言之，垂直导电结构可暴露在半导体衬底202的第一侧表面203和半导体衬底202的第二表面211。

可选地或另外，绝缘材料可位于半导体衬底202和垂直导电结构213之间。例如，绝缘材料可例如具有至少50nm(或例如可处于50nm和10μm之间，或例如处于50nm和5μm之间，或例如处于1μm和4μm之间)的厚度。可选地或另外，绝缘材料可包括(或可以是)诸如氧化硅和/或四乙基原硅酸盐(teos)的氧化物材料。可替换地或可选地，绝缘材料可包括(或可以是)诸如氮化硅的氮化物材料。可选地，绝缘材料可包括(或可以是)半导体衬底材料的氧化物和/或半导体衬底材料的氮化物。

垂直导电结构213可以是半导体器件的多个垂直导电结构213中的一个。半导体器件的该(或每个)垂直导电结构213可以是从半导体衬底202的第一表面203延伸到半导体衬底202的第二表面211的贯穿硅通孔(tsv)。该(或每个)贯穿硅通孔(tsv)可以是穿过电子器件的衬底的垂直电接触。它们可例如用作对引线接合或倒装芯片组装的替代方案。由于降低的连接器长度，tsv可以提供提高的电性能、更高的接触密度或堆叠芯片组装的能力。它们还允许更小的芯片，原因在于面积通常小于用于其他接合技术的焊盘。利用共晶通孔，可以增加接触的密度，提高电性能，降低成本，并且可以降低或消除由于机械和/或热应力以及电迁移引起的可靠性问题。

半导体器件700可以例如是中央处理单元(cpu)、存储器、mems器件、发射器或接收器。例如，半导体器件700的半导体衬底可以是包括一个或多个电器件电路(例如至少包括晶体管结构、二极管结构或p-n结)的半导体芯片或管芯的部分，所述一个或多个电器件电路形成在与垂直导电结构(或tsv)相同的半导体衬底处。可选地，半导体芯片可以例如是具有大于10v(例如大于100v，或例如大于500v)的击穿电压或关断电压的功率半导体器件芯片。

可选地或可替换地，半导体器件的半导体衬底可以是没有电器件电路的插入式衬底。可选地，半导体器件的半导体衬底可横向位于邻近于形成一个或多个电器件结构所在的半导体器件的另一半导体芯片或管芯。

可选地，半导体器件700可通过结合图1a-1b、图2a-2h、图3、图4a-4b、图5a-5b和/或图6a-6b描述的方法来形成。因此，半导体器件700可包括结合要通过这些方法形成的半导体器件描述的特征中的一个或多个或所有特征。

结合上面或下面描述的实施例提到了更多的细节和方面。图7中示出的实施例可各自包括一个或多个可选附加特征，该可选附加特征对应于结合所提出的概念或上面(例如图1a-6b)或下面描述的一个或多个实施例提到的一个或多个方面。

各种示例涉及共晶通孔。

结合一个或多个特定示例提到的方面和特征(例如半导体器件、垂直沟槽、绝缘沟槽结构、绝缘材料、半导体衬底、半导体衬底的表面、半导体衬底的横向围绕部分、合金材料、导电层、掩膜结构、半导体材料层、导电接触焊盘、垂直导电结构和第二绝缘沟槽结构)可与一个或多个其他示例相结合。

示例实施例还可提供具有程序代码的计算机程序，该程序代码用于当在计算机或处理器上执行计算机程序时执行上述方法中的一个。本领域技术人员将会容易认识到各种上述方法的动作可由编程的计算机来执行。在本文中，一些示例实施例也意图覆盖：程序存储器件例如数字数据存储介质，其是机器或计算机可读的并且对机器可执行的或计算机可执行的指令程序编码，其中指令执行上述方法的一些或所有动作。程序存储器件可以例如是数字存储器、磁存储介质诸如磁盘和磁带、硬盘驱动器或可选的可读数字数据存储介质。另外示例实施例还意图覆盖编程来执行上述方法的动作的计算机或编程来执行上述方法的动作的(现场)可编程逻辑阵列((f)pla)或(现场)可编程门阵列((f)pga)。

说明书和附图仅仅图示了本公开的原理。因此将领会的是，本领域技术人员将能够设想到各种布置，所述各种布置虽然在本文中没有明确描述或示出，但是体现本公开的原理并且被包括在本公开的精神和范围内。另外，本文中陈述的所有示例主要明确意图仅为了教学目的来帮助读者理解由(一个或多个)发明人为促进本领域所贡献的概念和本公开的原理，并且要被解释为不限于这种特别陈述的示例和条件。另外，本文中陈述本公开的原理、方面和实施例的所行陈述以及其特定示例意图涵盖其等价物。

本领域技术人员应当领会的是，本文中的任何框图表示体现本公开原理的说明性电路的概念视图。

类似地，将领会的是，任何流程图表、流程图、状态转变图、伪代码等等表示了各种过程，所述各种过程可基本表示在计算机可读介质中并且因此由计算机或处理器执行，无论这种计算机或处理器是否被明确地示出。

另外，所附权利要求由此被结合到具体实施方式中，其中每个权利要求可独自作为单独实施例。虽然每个权利要求可独自作为单独实施例，但是要指出的是——虽然从属权利要求在权利要求中可以指代与一个或多个其他权利要求的特定组合——但是其他实施例也可包括从属权利要求与每个其他从属或独立权利要求的主题的组合。在本文中提出了这种组合，除非陈述了不意图特定组合。另外，意图还将权利要求的特征包括到任何其他独立权利要求，即使这个权利要求不直接从属于该独立权利要求。

还要指出的是，说明书中或权利要求中公开的方法可由具有用于执行这些方法的每个相应动作的装置的设备来实施。

另外，要理解的是，说明书或权利要求中公开的多个动作或功能的公开可以不被解释为处于特定顺序内。因此，多个动作或功能的公开将不会将多个动作或功能限制为特定顺序，除非这种动作或功能出于技术原因而不可互换。另外，在一些实施例中，单个动作可包括多个子动作或可被分解成多个子动作。这些子动作可被包括并且是这个单个动作公开的部分，除非明确排除。