半导体器件及其制造方法与流程

本申请文件是2013年10月18日提交的发明名称为“半导体器件及其制造方法”的第201310491132.4号发明专利申请的分案申请。

发明构思总体而言涉及电子装置领域，更具体地，涉及半导体器件。

背景技术：

更高集成度的半导体存储器件可有助于满足消费者对于优越性能和低价格的需求。在半导体存储器件的情况下，会期望增大的集成度，因为集成度在确定价格方面是重要的。然而，以期望的尺寸图案化器件会需要昂贵的设备，该期望的尺寸会限制集成度。近来已经开展了对于新技术的各种研究，以增大半导体存储器件的密度。

技术实现要素：

根据发明构思的示例实施方式，一种半导体器件可以包括：基板；第一掺杂区和第二掺杂区，在基板上彼此间隔开设置；存储节点接触插塞，与第一掺杂区接触；位线，电连接到第二掺杂区；位线节点接触插塞，设置在位线与第二掺杂区之间；和间隔物，插置在位线与存储节点接触插塞之间以及位线节点接触插塞与存储节点接触插塞之间。间隔物可以包括：蚀刻停止图案，设置在存储节点接触插塞与位线节点接触插塞之间以至少与存储节点接触插塞接触；和第一子间隔物，设置在存储节点接触插塞与位线之间以与存储节点接触插塞和蚀刻停止图案接触。

在示例实施方式中，蚀刻停止图案可以由与第一子间隔物相同的材料形成。

在示例实施方式中，蚀刻停止图案填充存储节点接触插塞与位线节点接触插塞之间的空间。

在示例实施方式中，蚀刻停止图案具有邻近于第一子间隔物的弯曲的顶表面。

在示例实施方式中，间隔物可以还包括空气间隙区。

在示例实施方式中，空气间隙区暴露位线的侧壁。

在示例实施方式中，间隔物可以还包括第二子间隔物，其可以与位线、位线节点接触插塞、蚀刻停止图案和存储节点接触插塞全部接触。

在示例实施方式中，空气间隙区可以设置在第一子间隔物和第二子间隔物之间。

在示例实施方式中，第二子间隔物、第一子间隔物和蚀刻停止图案可以由相同的材料形成。

在示例实施方式中，间隔物可以还包括插置在第一子间隔物和第二子间隔物之间的第三子间隔物，第三子间隔物可以由关于第一子间隔物、第二子间隔物和蚀刻停止图案具有蚀刻选择性的材料形成。

在示例实施方式中，间隔物可以还包括插置在蚀刻停止图案和第二子间隔物之间的第三子间隔物，第三子间隔物可以由关于第一子间隔物、第二子间隔物和蚀刻停止图案具有蚀刻选择性的材料形成。

在示例实施方式中，蚀刻停止图案具有与存储节点接触插塞接触的侧壁，其可以对准第一子间隔物的侧壁。

在示例实施方式中，间隔物可以还包括插置在第一子间隔物和位线之间的第二子间隔物，第一子间隔物和第二子间隔物的总宽度可以基本等于蚀刻停止图案的最大宽度。此处，第二子间隔物可以由关于蚀刻停止图案和第一子间隔物具有蚀刻选择性的材料形成。

在示例实施方式中，该器件可以还包括：字线，设置在第一掺杂区和第二掺杂区之间并且在基板中；和数据存储元件，电连接到存储节点接触插塞。

根据发明构思的示例实施方式，一种制造半导体器件的方法可以包括：在基板中形成第一掺杂区和第二掺杂区，第一掺杂区和第二掺杂区彼此间隔开；在基板上形成绝缘层以限定暴露出第二掺杂区的开口；去除通过开口暴露的一部分基板以形成位线节点接触孔；形成位线和位线节点接触插塞，该位线和位线节点接触插塞分别设置在绝缘层上和位线节点接触孔中；形成间隔物以覆盖位线的侧壁和位线节点接触孔的侧壁；和形成存储节点接触插塞以与间隔物和第一掺杂区接触。间隔物可以形成为包括设置在位线节点接触孔中的蚀刻停止图案。

在示例实施方式中，形成间隔物可以包括：形成蚀刻停止图案以填充位线节点接触孔；形成第一子间隔物以覆盖位线的侧壁；和形成第二子间隔物以覆盖第一子间隔物的侧壁并与蚀刻停止图案的顶表面接触。

在示例实施方式中，该方法可以还包括选择性地去除第一子间隔物以形成空气间隙区。

在示例实施方式中，形成存储节点接触插塞可以包括：去除邻近于间隔物的至少一部分绝缘层以形成暴露出第一掺杂区的存储节点接触孔；和形成存储节点接触插塞以填充存储节点接触孔。存储节点接触孔可以形成为暴露蚀刻停止图案与第二子间隔物之间的侧表面，而没有暴露第一子间隔物。

在示例实施方式中，该方法可以还包括从存储节点接触孔去除自然氧化物层。第二子间隔物和蚀刻停止图案的每个可以由关于自然氧化物层具有蚀刻选择性的材料形成。

在又一实施方式中，蚀刻停止图案和分开的间隔物可以形成在位线接触的侧壁上，其中蚀刻停止图案和分开的间隔物的每个包括相对于氧化物具有蚀刻选择性的材料。可以形成存储节点接触插塞孔，使得蚀刻停止图案和分开的间隔物形成存储节点接触插塞孔的与位线接触间隔开的一部分侧壁。存储节点接触插塞孔可以被清洁以去除形成在存储节点接触插塞孔中的自然氧化物。

附图说明

图1a是根据发明构思的示例实施方式的半导体器件的平面图。

图1b是示出根据发明构思的示例实施方式的图1a的一部分的透视图。

图2是示出位线和蚀刻停止图案的透视图。

图3a和3b是示范地示出图1b的部分“p1”的放大截面图。

图4a至9a是示出图1a和1b的半导体器件的形成方法的平面图。

图4b至9b是示出图1a和1b的半导体器件的形成方法的透视图。

图10a至图10l是截面图，示出具有沿图1b的截面b-b'获得的截面图的半导体器件的形成方法。

图11是示出根据发明构思的一些示例实施方式的图1a的一部分的透视图。

图12a和12b是示范地示出图11的部分“p1”的放大截面图。

图13a和13b是截面图，示出具有沿图11的截面b-b'获得的截面图的半导体器件的形成方法。

图14是示出根据发明构思的其它一些示例实施方式的图1a的一部分的透视图。

图15a和15b是示范地示出图14的部分“p1”的放大截面图。

图16a和16b是截面图，示出具有沿图14的截面b-b'获得的截面图的半导体器件的形成方法。

图17是框图，示意地示出包括根据发明构思的示例实施方式的半导体器件的电子装置。

图18是框图，示意地示出包括根据发明构思的示例实施方式的半导体器件的存储系统。

具体实施方式

应当注意到这些图形旨在示出在某些示范示例实施方式中使用的方法、结构和/或材料的一般特性并对书面描述进行补充。然而，这些附图不是按比例的且可能没有精确地反映任意给出的实施方式的精确结构特性或性能特性，并且不应被解释为限定或限制示例实施方式所包括的数值或者性能的范围。例如，为了清晰，可以缩小或夸大层、区域和/或结构元件的相对厚度和位置。在不同附图中使用的相似或相同的参考数字旨在表明存在相似或相同的元件或特征。

应当理解的是，当元件被称为“连接到”或“耦接到”另一元件时，它能够直接连接或耦接到另一元件或者可以存在中间元件。相反，当元件被称为“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。如这里所用，术语“和/或”包括相关列举项目的一种或多种的任意和所有组合。用于描述元件或层之间的关系的其他词语应该以类似的方式解释(例如，“在...之间”与“直接在...之间”、“相邻”与“直接相邻”、“在...上”与“直接在...上”)。

可以理解虽然术语第一、第二等可以用于此来描述各种元件、部件、区域、层和/或部分，这些元件、部件、区域、层和/或部分应不受这些术语限制。这些术语只用于区分一个元件、部件、区域、层或部分与其他元件、部件、区域、层或部分。因此，以下讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不背离示例实施方式的教导。

在这里为了描述的方便，可以使用空间相对术语，诸如“下面”、“下方”、“下”、“上方”、“上”等，来描述一个元件或特征和其他元件或特征如图中所示的关系。可以理解空间相对术语旨在包含除了在图中所绘的方向之外的装置在使用或操作中的不同方向。例如，如果在图中的装置被翻转，被描述为在其他元件或特征的“下方”或“下面”的元件则应取向在所述其他元件或特征的“上方”。因此，示范性术语“下方”可以包含下方和上方两个方向。装置也可以有其它取向(旋转90度或其它取向)且相应地解释这里所使用的空间相对描述语。

这里所使用的术语是只为了描述特别的实施例的目的且不旨在限制示例实施方式。如这里所用，单数形式“一”和“该”也旨在包括复数形式，除非内容清楚地指示另外的意思。可以进一步理解当在此说明书中使用时术语“包括”和/或“包含”说明所述特征、整体、步骤、操作、元件和/或组分的存在，但是不排除存在或添加一个或更多其他特征、整体、步骤、操作、元件、组分和/或其组。

除非另有界定，这里使用的所有术语(包括技术和科学术语)具有本发明所属领域的普通技术人员共同理解的相同的意思。还可以理解诸如那些在共同使用的字典中定义的术语应解释为与在相关技术和本公开的背景中的涵义一致的涵义，而不应解释为理想化或过度正式的意义，除非在这里明确地如此界定。

虽然在根据发明构思的实施方式中描述了“空气间隙”，但是间隙可以限定为例如任意空的空间或空洞，并且可以是用空气填充的间隙(例如，空气间隙)、用一种或多种惰性气体填充的间隙(例如，惰性气体间隙)、真空限定的间隙(例如，真空间隙)等。如本发明实体所理解的，“空气间隙”可以是促进寄生电容减小的任意类型的间隙，该寄生电容是由于直接紧邻的结构的耦合所导致的。

图1a是根据发明构思的示例实施方式的半导体器件的平面图，图1b是示出根据发明构思的示例实施方式的图1a的一部分的透视图。

参考图1a和1b，器件隔离层3可以提供在基板1中以限定有源区ar。从平面图上看，每个有源区ar可以成形为沿着第一方向d1伸长的类似杆状，有源区ar可以彼此平行。每个有源区ar可具有邻近于其他有源区ar的端部分定位的中心。多条字线wl可以设置在基板1中以沿着第二方向d2延伸，并且交叉有源区ar和器件隔离层3。字线wl可包括从由多晶硅、金属硅化物和金属构成的组中选择出的至少一个层。在此，第二方向d2可以是与第一方向d1交叉的方向。字线wl的顶表面可以低于基板1的顶表面。栅绝缘层5可以插置在基板1和字线wl之间。第一掺杂区6s可以设置在位于字线wl的一侧的一部分基板1中，而第二掺杂区6d可以设置在位于字线wl的另一侧的另一部分基板1中。第一盖图案7可以设置在字线wl上。第一盖图案7可以由例如硅氮化物层和/或硅氮氧化物层形成。

根据发明构思的示例实施方式，在高度集成的半导体器件中，由于字线wl设置在基板1中，单元晶体管可具有凹入的沟道区，其可解决短沟道效应和漏电流。

图2是示出位线和蚀刻停止图案的透视图，图3a和3b是示范地示出图1b的部分“p1”的放大截面图。

参考图1a、1b、2和3a，第一绝缘层9可以设置在基板1上。第一绝缘层9可以由硅氧化物层、硅氮化物层或硅氮氧化物层中至少一个形成。位线bl可以提供在第一绝缘层9上以沿着第三方向d3延伸，该第三方向d3与第一方向d1和第二方向d2两者交叉。位线bl可以是含金属层。第二盖图案13可以设置在位线bl上。第二盖图案13可以由与第一盖图案7相同的材料形成。

位线bl可以通过位线节点接触插塞dc电连接到第二掺杂区6d，该位线节点接触插塞dc可以形成为穿透第一绝缘层9。位线节点接触插塞dc可包括从由金属硅化物、多晶硅、金属氮化物和金属构成的组中选择出的至少一个层。位线bl可具有与位线节点接触插塞dc相同的宽度。位线bl的侧壁可以对准位线节点接触插塞dc的侧壁。位线节点接触插塞dc可以设置在位线节点接触孔dh中。位线节点接触孔dh(或位线节点接触插塞dc)的底表面可以低于基板1的顶表面。当沿着第二方向d2测量宽度时，位线节点接触孔dh的宽度可以大于位线节点接触插塞dc的宽度。存储节点接触插塞bc可以设置在位线bl之间并分别连接到第一掺杂区6s。存储节点接触插塞bc可包括从由金属硅化物、多晶硅、金属氮化物和金属构成的组中选择出的至少一个层。存储节点接触插塞bc的底表面可以低于基板1的顶表面。

参考图1a、1b、2和3a，间隔物30可以设置在位线bl与存储节点接触插塞bc之间以及在位线节点接触插塞dc和存储节点接触插塞bc之间。间隔物30可包括设置在位线节点接触孔dh中的蚀刻停止图案20。如图1a所示，在平面图中，蚀刻停止图案20可以成形为类似伸长的半圆形。蚀刻停止图案20可具有弯曲的顶表面。间隔物30可还包括第一子间隔物23和第二子间隔物21，该第一子间隔物23可以提供为与蚀刻停止图案20的顶表面和存储节点接触插塞bc接触，该第二子间隔物21插置在第一子间隔物23和位线bl之间。在一些示例实施方式中，间隔物30可还包括插置在第二子间隔物21和位线bl之间的第三子间隔物17和第四子间隔物15。在一些示例实施方式中，第一子间隔物23、蚀刻停止图案20和第四子间隔物15可以由关于自然氧化物层具有蚀刻选择性的材料(例如，硅氮化物层)形成。第二子间隔物21和第三子间隔物17可以由关于蚀刻停止图案20具有蚀刻选择性的材料(例如，硅氧化物层)形成。在一些示例实施方式中，第一子间隔物23和第二子间隔物21的总厚度ts可以基本等于蚀刻停止图案20的最大宽度wmax。第一子间隔物23的侧壁可对准蚀刻停止图案20的侧壁。第二子间隔物21的侧壁可对准蚀刻停止图案20的另一侧壁。第三子间隔物17可以与蚀刻停止图案20的两个侧壁和底表面接触并且与存储节点接触插塞bc接触。第四子间隔物15可延伸为与位线节点接触插塞dc的侧壁、第三子间隔物17的两个侧壁及底表面、以及存储节点接触插塞bc接触。

参考图3b，图3a的第二子间隔物21可以被去除。例如，空气间隙区ag可以提供在第一子间隔物23和第三子间隔物17之间。蚀刻停止图案20的顶表面可以通过空气间隙区ag而局部地暴露。由于空气间隙区ag设置在间隔物30内，所以可改善存储节点接触插塞bc与位线bl之间的电特性(诸如，电绝缘、电干扰、或漏电流)。

第二绝缘层32可以设置在位线bl之间以及在存储节点接触插塞bc之间。数据存储元件可以设置在存储节点接触插塞bc上。在示例实施方式中，数据存储元件可以是包括下电极be、电介质和上电极的电容器，使得半导体器件可以用作动态随机存取存储器(dram)器件。器件可还包括支撑图案，该支撑图案可以配置为机械地支撑下电极be的至少一部分侧壁。下电极be可以形成为具有插塞状或柱状结构。

图4a至9a为平面图，示出图1a和1b的半导体器件的形成方法，图4b至9b为透视图，示出图1a和1b的半导体器件的形成方法。图10a至图10l是截面图，示出具有沿图1b的截面b-b'获得的截面图的半导体器件的形成方法。

参考图4a和4b，器件隔离层3可以形成在基板1中以限定有源区ar。例如，基板1可以是硅晶片或绝缘体上硅(soi)晶片。器件隔离层3可以利用浅沟槽隔离(sti)技术形成。器件隔离层3可由例如硅氧化物层、硅氮化物层或硅氮氧化物层中至少一个形成。

参考图5a和5b，多个线形第一掩模图案可以平行于第二方向d2形成在基板1上，然后器件隔离层3和有源区ar可以利用第一掩模图案被蚀刻以形成多个第一沟槽g1。通过控制蚀刻配方，器件隔离层3可以以与基板1相比更高的蚀刻速率被蚀刻。结果，第一沟槽g1可以形成为具有弯曲的底表面。栅绝缘层5可以形成在沟槽g1中。栅绝缘层5可以由例如热生长氧化物层形成。导电层可以沉积在其中具有栅绝缘层5的第一沟槽g1中以形成字线wl。第一盖图案7可以分别形成在第一沟槽g1中的字线wl上。第一盖图案7可以由例如硅氮化物层和/或硅氮氧化物层形成。第一掩模图案可以被去除，可以执行离子注入工艺以在没有用第一盖图案7覆盖的基板1的有源区ar中形成第一掺杂区6s和第二掺杂区6d。第一掺杂区6s和第二掺杂区6d可以形成为具有彼此相同的导电类型(例如，n型)。在一些示例实施方式中，第一掺杂区6s可以形成为具有不同于第二掺杂区6d的深度的深度，为了达到此目的，可以执行多个离子注入工艺。

参考图6a和6b，第一绝缘层9可以形成为覆盖基板1的顶表面。第一绝缘层9可以由硅氧化物层、硅氮化物层或硅氮氧化物层中至少一个形成。第二掩模图案可以形成在第一绝缘层9上，然后第一绝缘层9可以利用第二掩模图案作为蚀刻掩模来图案化以形成暴露出第二掺杂区6d的开口h1。开口h1可以形成为比第二掺杂区6d更宽，由此，器件隔离层3和第一盖图案7可以通过开口h1被局部地暴露。

参考图7a、7b和10b，通过利用第二掩模图案作为蚀刻掩模，被开口h1暴露的部分的基板1、器件隔离层3和第一盖图案7可以被蚀刻以形成位线节点接触孔dh。位线节点接触孔dh可以形成为具有底表面，该底表面位于比第二掺杂区6d和第一盖图案7的底表面高的水平处。在形成位线节点接触孔dh之后，第二掩模图案可以被去除。导电层11和第二盖层13可以顺序地堆叠在第一绝缘层9上。导电层11可以形成为填充位线节点接触孔dh。

参考图8a和8b，第二盖层13和导电层11可以被顺序地图案化以形成多个线形第二盖图案13、设置在第二盖图案13下面的位线bl、和设置在位线节点接触孔dh中的位线节点接触插塞dc。此后，间隔物30可以形成为覆盖第二盖图案13、位线bl和位线节点接触插塞dc的侧壁。间隔物30可以形成为具有例如参考图3a和3b描述的特征。在下文，将参考图10a至10j更详细地描述间隔物30的形成。

参考图10a和10b，第二盖层13和导电层11可以被顺序地图案化以形成线形第二盖图案13、设置在第二盖图案13下面的位线bl、和设置在位线节点接触孔dh中的位线节点接触插塞dc。在此，第一绝缘层9和器件隔离层3可以在位线节点接触孔dh的开口周围被局部地蚀刻，由此位线节点接触孔dh的开口可以被圆化和放大。

参考图10c，第四子间隔物层15可以共形地形成在基板1上。第四子间隔物层15可以由例如硅氮化物层形成。

参考图10d，第三子间隔物层17可以共形地形成在第四子间隔物层15上。第三子间隔物17可以由关于第四子间隔物层15具有蚀刻选择性的材料(例如，硅氧化物层)形成。第三子间隔物层17可以形成为具有一厚度，该厚度比第四子间隔物层15和在后续工艺中即将形成的第二及第一子间隔物层21及23中的每个的厚度小得多。在一些示例实施方式中，第四子间隔物层15及第三子间隔物层17可以形成为覆盖位线节点接触孔dh的没有被位线节点接触dc覆盖并且被暴露的底部和侧表面。

参考图10e，蚀刻停止层20可以共形地形成在第三子间隔物层17上。蚀刻停止层20可以形成得足够厚，以填充位线节点接触孔dh的空余部分。在一些示例实施方式中，蚀刻停止层20可以由关于第三子间隔物层17和自然氧化物层具有蚀刻选择性的材料形成。例如，蚀刻停止层20可以由硅氮化物层形成。

参考图10f，蚀刻停止层20可以被各向同性蚀刻以形成蚀刻停止图案20，该蚀刻停止图案20定位在位线节点接触孔dh中。蚀刻停止层20的各向同性蚀刻可以利用例如磷酸来执行。在一些示例实施方式中，第三子间隔物层17可用作在各向同性蚀刻工艺中的蚀刻停止层。作为各向同性蚀刻工艺的结果，蚀刻停止图案20可以形成为具有弯曲的顶表面。

参考图10g，第二子间隔物层21可以共形地形成在第三子间隔物层17上。在一些示例实施方式中，第二子间隔物层21可以由关于蚀刻停止图案20具有蚀刻选择性的材料形成。例如，第二子间隔物层21可以由硅氧化物层形成。

参考图10h，第二子间隔物层21和第三子间隔物层17可以被各向异性蚀刻以在第四子间隔物层15的侧壁上形成第三子间隔物17和第二子间隔物21。在一些示例实施方式中，第四子间隔物层15的上部可以通过第三子间隔物17和第二子间隔物21被暴露。此外，每个蚀刻停止图案20的顶表面可以通过第三子间隔物17和第二子间隔物21而被局部地暴露。

参考图10i，第一子间隔物层23可以共形地形成在基板1上。在一些示例实施方式中，第一子间隔物层23可以由关于自然氧化物层具有蚀刻选择性的材料形成。例如，第一子间隔物层23可以由硅氮化物层形成。

参考图10j，第一子间隔物层23和第四子间隔物层15可以被各向异性蚀刻以形成第一子间隔物23和第四子间隔物15。作为形成第一子间隔物23和第四子间隔物15的结果，可以形成间隔物30，每个间隔物30包括第一至第四子间隔物23、21、17和15以及蚀刻停止图案20。在一些示例实施方式中，第四子间隔物15和第三子间隔物17的边缘部分可以被暴露。

参考图9a和9b，第二绝缘层32可以形成为在方向d2上填充位线bl之间的间隔。存储节点接触插塞bc可以穿过第二绝缘层32和第一绝缘层9而形成，以分别连接到第一掺杂区6s。

此工艺将参考例如图10k和10l更详细的描述。

参考图9a、9b和10k，第二绝缘层32可以形成为填充位线bl之间的间隔，可以执行蚀刻工艺以在即将形成存储节点接触插塞bc的区域上去除部分的第二绝缘层32、第一绝缘层9、基板1和器件隔离层3，由此形成存储节点接触孔bh。在一些示例实施方式中，邻近于存储节点接触孔bh的第四和第三子间隔物15和17以及蚀刻停止图案20的边缘部分可以被蚀刻或去除。存储节点接触孔bh可以形成为具有比第一掺杂区6s的底表面高的底表面。存储节点接触孔bh可以形成为暴露出蚀刻停止图案20和第一子间隔物23的侧表面，但没有暴露出第二子间隔物21。

通过在形成存储节点接触孔bh与形成存储节点接触插塞bc之间使用含氟蚀刻剂的清洁工艺可以去除形成在存储节点接触孔bh中的自然氧化物层。由于第一子间隔物23和蚀刻停止图案20可以由关于自然氧化物层具有蚀刻选择性的材料形成，所以它们可不被蚀刻。此外，由于蚀刻停止图案20可以形成为在存储节点接触孔bh中覆盖第二子间隔物21的边缘部分，所以即使第二子间隔物21由硅氧化物形成，也能够防止第二子间隔物21在用于去除自然氧化物层的清洁工艺中被去除或损坏。

参考图10l，导电层可以形成为填充存储节点接触孔bh，然后可以执行平坦化蚀刻工艺以形成存储节点接触插塞bc。由于能够防止第二子间隔物21在用于去除自然氧化物层的清洁工艺中被损坏，所以位线节点接触插塞dc不会扩展到间隔物30中。换句话说，间隔物30可将位线节点接触插塞dc与存储节点接触插塞bc分开一设计的间隔，由此能够防止或减小位线节点接触插塞dc与存储节点接触插塞bc之间的漏电流发生。

再参考图1a和1b，下电极be可以形成为分别与存储节点接触插塞bc接触。介电层和上电极可以形成在下电极be上。

在如图3b所示间隔物30具有空气间隙区ag的情况中，间隔物30可以通过以下工艺形成。如图10g所示，第二子间隔物层21可以由关于第四间隔物15、第三间隔物17和第一间隔物23以及蚀刻停止图案20具有蚀刻选择性的材料形成。如图10j所示，在形成间隔物30之后，间隔物30的预定上部可以被去除以形成暴露出第二子间隔物21的上部的开口。此后，第二子间隔物21可以通过该开口被选择性去除。例如，第二子间隔物层21可以由碳氢化合物层形成。在此情况下，在形成开口之后，可以执行灰化工艺以去除第二子间隔物层21。在灰化工艺期间，含氧气体可以通过该开口供应，然后与碳氢化合物层起反应。作为含氧气体与第二子间隔物21之间的反应的结果，第二子间隔物21可以转变为二氧化碳气体、一氧化碳气体和/或甲烷气体，其能够通过该开口容易地排出到外部。因此，能够形成空气间隙区ag。

图11是示出根据发明构思的另一示例实施方式的图1a的一部分的透视图。图12a和12b是示范地示出图11的部分“p1”的放大截面图。

参考图11和12a，在本实施例中，间隔物30可包括第一子间隔物23、第二子间隔物21、第四子间隔物15和蚀刻停止图案20，但是没有第三子间隔物17。备选地，如图12b所示，间隔物30可包括空气间隙区ag，代替第二子间隔物21。蚀刻停止图案20可以与第四子间隔物15直接接触，代替第三子间隔物17。另外，在这样的实施方式中的半导体器件可以配置为具有与在此描述的特征基本相同的特征。

图13a和13b是截面图，示出具有沿图11的截面b-b'获得的截面图的半导体器件的形成方法。

参考图13a，在如图10c所示形成第四子间隔物层15之后，可以形成蚀刻停止层并且各向同性蚀刻该蚀刻停止层以形成蚀刻停止图案20，但是可以省略形成前述实施方式的第三子间隔物层17。此后，第二子间隔物层21可以共形地形成在基板1上。第二子间隔物层21可以由关于第四子间隔物层15和蚀刻停止图案20两者具有蚀刻选择性的材料形成。

参考图13b，可以对于第二子间隔物层21执行各向异性蚀刻工艺以形成第二子间隔物21。第一子间隔物层23可以共形地形成在具有第二子间隔物21的所得结构上。例如，第二子间隔物层21可以由硅氧化物层形成，而第一子间隔物23和第四子间隔物15以及蚀刻停止图案20可以由硅氮化物层形成。

参考图11和12a，可以对于第一子间隔物层23执行各向异性蚀刻工艺以形成第一子间隔物23。后续工艺可以通过与前述实施方式的后续工艺相同或类似的方式执行。

备选地，第一子间隔物23可以被选择性去除以形成图12b所示的空气间隙区ag。

图14是示出根据发明构思的又一示例实施方式的图1a的一部分的透视图。图15a和15b是示范地示出图14的部分“p1”的放大截面图。

参考图14和15a，在本实施例中，间隔物30可包括第一子间隔物23、第二子间隔物21和蚀刻停止图案20，但是没有前述实施方式的第三子间隔物17和第四子间隔物15。备选地，如图15b所示，间隔物30可包括空气间隙区ag，代替第二子间隔物21。蚀刻停止图案20可以提供为填充位线节点接触插塞dc与存储节点接触插塞bc之间的空间，并且与位线节点接触插塞dc和存储节点接触插塞bc两者接触。另外，在本实施例中的半导体器件可以配置为具有与在此描述的特征基本相同的特征。

图16a和16b是截面图，示出具有沿图14的截面b-b'获得的截面图的半导体器件的制造方法。

参考图16a，在如图10b所示形成位线bl和位线节点接触插塞dc之后，蚀刻停止层可以形成为填充位线节点接触孔dh，然后被各向同性蚀刻以形成蚀刻停止图案20，但是可以省略形成前述实施方式的第四子间隔物层15和第三子间隔物层17。第二子间隔物层21可以共形地形成在所得结构上。

参考图16b，可以对于第二子间隔物层21执行各向异性蚀刻工艺以形成第二子间隔物21。然后，第一子间隔物层23可以共形地形成在所得结构上。

参考图14和15a，可以对于第一子间隔物层23执行各向异性蚀刻工艺以形成第一子间隔物23。在本实施例中，第二子间隔物层21可以由例如硅氧化物层形成，而第一子间隔物23和蚀刻停止图案20可以由硅氮化物层形成。后续工艺可以通过与前述实施方式的后续工艺相同或类似的方式执行。

备选地，第一子间隔物23可以被选择性去除以形成图15b所示的空气间隙区ag。

上文公开的半导体存储器件可以利用各种不同的封装技术来封装。例如，根据前述实施方式的半导体存储器件可以利用以下中任意一个封装方式被封装：层叠封装(pop)技术、球栅阵列(bgas)技术、芯片级封装(csps)技术、带引线的塑料芯片载体(plcc)技术、塑料双列直插式封装(pdip)技术、窝伏尔组件中管芯封装(dieinwafflepack)技术、晶片形式管芯(dieinwaferform)技术、板上芯片(cob)技术、陶瓷双列直插式封装(cerdip)技术、塑料四方扁平封装(pqfp)技术、薄型四方扁平封装(tqfp)技术、小外型封装(smalloutline(soic))技术、收缩型小外形封装(ssop)技术、薄小外型封装(thinsmalloutline(tsop))技术、系统级封装(sip)技术、多芯片封装(mcp)技术、晶片级制造封装(wafer-levelfabricatedpackage(wfp))技术和晶片级处理堆叠封装(wafer-levelprocessedstackpackage(wsp))技术。

在其中安装有根据一些实施方式的半导体存储器件的封装可以还包括至少一个半导体器件(例如，控制器和/或逻辑器件)，配置为控制半导体存储器件。

图17是框图，示意地示出包括根据发明构思的示例实施方式的半导体器件的电子装置。

参考图17，包括根据发明构思的示例实施方式的半导体器件的电子装置1300可以用于以下之一：个人数字助理(pda)、膝上型计算机、移动计算机、上网平板、无线电话、蜂窝式电话、数字音乐播放器、有线或无线电子装置、或者包括以上中至少两个的复合电子装置。电子装置1300可以包括通过总线1350能够通信的控制器1310、输入/输出设备1320(诸如，键区、键盘、显示器)、存储器件1330和无线接口1340。控制器1310可以包括例如至少一个微处理器、数字信号处理器、微型控制器等。存储器件1330可以配置为存储用户数据或者将被控制器1310使用的命令代码。存储器件1330可包括半导体器件，该半导体器件包括根据发明构思的示例实施方式的垂直沟道晶体管。电子装置1300可以使用无线接口1340，该无线接口1340配置为利用rf信号将数据传输到无线通信网络或者从无线通信网络接收数据。无线接口1340可以包括例如天线、无线收发器等等。电子系统1300可以用于通信系统的通信接口协议，诸如cdma、gsm、nadc、e-tdma、wcdma、cdma2000、wi-fi、muniwi-fi、蓝牙、dect、无线usb、快闪ofdm、ieee802.20、gprs、iburst、wibro、wimax、升级版wimax、umts-tdd、hspa、evdo、升级版lte、mmds等等。

图18是框图，示意地示出包括根据发明构思的示例实施方式的半导体器件的存储系统。

参考图18，将描述包括根据发明构思的示例实施方式的半导体器件的存储系统。存储系统1400可以包括用于存储的存储器1410和存储控制器1420。存储控制器1420响应于主机1430的读取/写入请求能够控制存储器件1410以读取存储在存储器件1410中的数据或者将数据写入到存储器件1410中。存储控制器1420可以包括地址映射表，用于将主机1430(例如，移动装置或计算机系统)提供的地址映射为存储器件1410的物理地址。存储器件1410可以是半导体器件，该半导体器件包括根据发明构思的示例实施方式的垂直沟道晶体管。

根据发明构思的示例实施方式，当形成位线节点接触孔时，蚀刻停止图案和间隔物的第二子间隔物可以被暴露。然而，蚀刻停止图案和第二子间隔物可以由关于自然氧化物层具有蚀刻选择性的材料形成，由此在去除自然氧化物层的工艺中它们可以不被蚀刻，由此起蚀刻停止器的作用。结果，该空间可以不被蚀刻自然氧化物层的工艺蚀刻。这可以防止存储节点接触插塞(在后续工艺中形成)扩展到间隔物中。因此，能够减少位线节点接触插塞与存储节点接触插塞之间的漏电流。

另外，根据发明构思的其他示例实施方式，半导体器件可以配置为包括设置在间隔物中的空气间隙区，由此能够改善存储节点接触插塞与位线之间的电特性(诸如电绝缘、电干扰、或漏电流)。

虽然已经具体显示和描述了发明构思的示例实施方式，然而本领域的一般技术人员将理解在不脱离权利要求的精神和范围的情况下，可以作出形式和细节上的变化。

本申请要求于2012年10月18日向韩国专利局提交的韩国专利申请no.10-2012-0116178的优先权，其全部内容通过引用结合在此。