半导体结构及其形成方法与流程

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术：

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的尺寸也越来越小。

晶体管的结构包括：衬底；位于衬底上的栅极结构；位于所述栅极结构侧壁表面的侧墙；位于所述侧墙两侧衬底中的源漏掺杂区；位于所述栅极结构和所述源漏掺杂区上的介质层；位于所述介质层中的源漏插塞，所述源漏插塞连接所述源漏掺杂区。其中，所述源漏插塞、栅极结构以及位于所述源漏插塞和栅极结构之间的侧墙形成电容。如果所述电容的电容值较大，则所述晶体管的寄生电容较大，容易增加晶体管的rc延迟效应，降低半导体结构的性能。

然而，现有技术形成的半导体结构的寄生电容较大、半导体结构的性能较差。

技术实现要素：

本发明解决的问题是提供一种半导体结构及其形成方法，以减小半导体结构的寄生电容、改善半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成栅极结构和介质层，所述栅极结构侧壁表面具有侧墙，所述栅极结构两侧的衬底中具有源漏掺杂区，所述介质层位于所述衬底上，且覆盖所述侧墙侧壁；在所述介质层中形成源漏插塞，所述源漏插塞连接所述源漏掺杂区；去除至少部分所述侧墙，在所述介质层中形成隔离开口；在所述隔离开口中形成隔离结构，所述隔离结构的介电常数小于所述侧墙的介电常数。

可选的，所述侧墙的材料为氮化硅，所述隔离结构的材料包括氧化硅、氮氧化硅或低k介质材料；所述低k介质材料包括：碳掺杂的氧化硅、氮掺杂的碳化硅、氟硅玻璃、聚酰亚胺多孔材料、聚乙烯多孔材料、含氟聚合物多孔材料、倍半硅氧烷基多孔复合材料或沸石聚酰亚胺复合多孔材料。

可选的，去除所述侧墙的工艺包括各向同性干法刻蚀工艺或湿法刻蚀工艺。

可选的，所述隔离结构包括：位于所述隔离开口侧壁和底部表面的保型层；覆盖所述保型层的隔离材料层；形成所述隔离结构的步骤包括：在所述隔离开口侧壁和底部表面形成保型层；形成所述保型层之后，在所述隔离开口中形成隔离材料层。

可选的，形成所述保型层的工艺包括原子层沉积工艺。

可选的，所述保型层与所述隔离材料层之间具有空隙。

可选的，形成所述隔离材料层的工艺包括化学气相沉积工艺。

可选的，还包括：形成源漏插塞之前，去除部分栅极结构，形成栅极开口；在所述栅极开口中形成隔离结构。

可选的，还包括：在所述栅极开口中的隔离结构上形成金属层。

可选的，形成源漏插塞之后，在所述栅极开口中形成隔离结构；所述形成方法还包括：形成所述源漏插塞之前，在所述栅极开口中形成保护层；形成所述源漏插塞之后，形成所述隔离结构之前，去除所述保护层。

可选的，形成源漏插塞之前，在所述栅极开口中形成隔离结构。

可选的，形成所述源漏插塞之后，去除所述侧墙。

可选的，形成所述源漏插塞之前，去除所述侧墙；形成所述源漏插塞之前，在所述隔离开口中形成隔离结构。

可选的，所述介质层的材料包括氮化硅、氧化硅、氮氧化硅或低k介质材料；所述低k介质材料包括：碳掺杂的氧化硅、氮掺杂的碳化硅、氟硅玻璃、聚酰亚胺多孔材料、聚乙烯多孔材料、含氟聚合物多孔材料、倍半硅氧烷基多孔复合材料或沸石聚酰亚胺复合多孔材料；所述隔离结构的材料包括氧化硅、氮氧化硅、碳掺杂的氧化硅或低k介质材料；所述低k介质材料包括：氮掺杂的碳化硅、氟硅玻璃、聚酰亚胺多孔材料、聚乙烯多孔材料、含氟聚合物多孔材料、倍半硅氧烷基多孔复合材料或沸石聚酰亚胺复合多孔材料；所述介质层与所述隔离结构的材料不相同。

可选的，形成所述栅极结构、介质层和侧墙的步骤包括：在所述衬底上形成伪栅极结构；在所述伪栅极结构侧壁形成侧墙；在所述衬底上形成介质层，所述介质层覆盖所述侧墙侧壁；去除所述伪栅极结构，在所述介质层中形成伪栅极开口；在所述伪栅极开口中形成栅极结构。

相应的，本发明还提供一种半导体结构，其特征在于，包括：衬底；位于所述衬底上的栅极结构；位于所述栅极结构两侧衬底中的源漏掺杂区；位于所述衬底上的介质层，所述介质层覆盖所述栅极结构侧壁；位于所述介质层中的源漏插塞，所述源漏插塞连接所述源漏掺杂区，所述源漏插塞与所述栅极结构之间具有隔离开口；位于所述隔离开口中的隔离结构。

可选的，所述隔离结构的材料包括氧化硅、氮氧化硅或低k介质材料，所述低k介质材料包括：碳掺杂的氧化硅、氮掺杂的碳化硅、氟硅玻璃、聚酰亚胺多孔材料、聚乙烯多孔材料、含氟聚合物多孔材料、倍半硅氧烷基多孔复合材料或沸石聚酰亚胺复合多孔材料。

可选的，所述隔离结构包括：覆盖所述隔离开口侧壁和底部的保型层；覆盖所述保型层的隔离材料层。

可选的，所述隔离材料层与所述保型层之间具有空隙。

可选的，所述介质层中具有栅极开口，所述栅极开口暴露出所述栅极结构顶部；所述隔离结构还位于所述栅极开口中；所述半导体结构还包括：位于所述栅极开口中的隔离结构上的金属层。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案提供的半导体结构的形成方法中，所述栅极结构与源漏插塞，以及位于所述源漏插塞和所述栅极结构之间的隔离结构构成源漏电容。所述隔离结构的介电常数小于所述侧墙的介电常数，则所述隔离结构的介电常数较小，所述源漏电容的电容值较小，从而能够降低所形成半导体结构的寄生电容，改善半导体结构性能。

进一步，形成保型层的工艺包括原子层沉积工艺。原子层沉积工艺形成的保型层的阶梯覆盖性好，能够防止保型层与所述栅极结构之间形成空隙，从而防止空隙中的空气腐蚀所述栅极结构。

进一步，隔离材料与所述保型层之间具有空隙。所述空隙能够降低所述隔离结构的介电常数，进一步降低所形成半导体结构的寄生电容，改善半导体结构的性能。

进一步，在所述栅极开口中形成隔离结构，则所述栅极、隔离结构和位于所述隔离结构上的金属层构成栅极电容。所述隔离结构的介电常数较小，则所述栅极电容较小，从而能够进一步降低寄生电容，改善所形成半导体结构的性能。

本发明的技术方案提供的半导体结构中，所述栅极结构与源漏插塞，以及位于所述源漏插塞和所述栅极结构之间的隔离结构构成源漏电容。所述隔离结构的介电常数小于所述侧墙的介电常数，则所述隔离结构的介电常数较小，所述源漏电容的电容值较小，从而能够降低所形成半导体结构的寄生电容，改善半导体结构性能。

附图说明

图1是一种半导体结构的结构示意图；

图2至图12是本发明半导体结构的形成方法一实施例各步骤的结构示意图。

具体实施方式

半导体结构的形成方法存在诸多问题，例如：半导体结构的寄生电容较大、性能较差。

现结合一种半导体结构，分析所述半导体结构的寄生电容较大、性能较差的原因：

图1是一种半导体结构的结构示意图。

请参考1，所述半导体结构包括：衬底100，所述衬底100上具有鳍部101；位于所述鳍部101之间衬底100上的隔离结构102，所述隔离结构102覆盖所述鳍部101部分侧壁；横跨所述鳍部101的栅极结构140，所述栅极结构140侧壁具有侧墙142；位于所述侧墙142两侧鳍部101中的源漏掺杂层120；位于所述鳍部101上的介质层112，所述介质层112覆盖所述侧墙142侧壁；位于所述介质层112中的插塞110，所述插塞110连接所述源漏掺杂层120。

其中，所述介质层112的材料为氧化硅，氧化硅具有良好的绝缘性，且与衬底100具有很好的粘附作用。形成栅极结构140和介质层112的步骤包括：形成横跨所述鳍部101的伪栅极结构，所述伪栅极结构覆盖所述鳍部101部分侧壁和顶部表面；在所述衬底100上形成介质层112；去除所述伪栅极结构，在所述介质层112中形成开口；在所述开口中形成栅极结构140。所述伪栅极结构包括：横跨所述鳍部101的栅氧化层；位于所述栅氧化层上的栅极。在去除所述伪栅极结构的过程中，为了增加栅氧化层与所述侧墙142的刻蚀选择比，减少侧墙142的损耗，所述侧墙142的材料为氮化硅。所述插塞110、栅极结构140和位于所述插塞110与栅极结构140之间的侧墙142构成源漏电容。由于氮化硅的介电常数较大，所述源漏电容的电容值较大，半导体结构寄生电容较大，导致半导体结构的rc延迟效应较强，从而使得所述半导体结构的性能较差。

为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：去除至少部分所述侧墙，在所述介质层中形成隔离开口；在所述隔离开口中形成隔离结构，所述隔离结构的介电常数小于所述侧墙的介电常数。其中，所述栅极结构与源漏插塞，以及位于所述源漏插塞和所述栅极结构之间的隔离结构形成源漏电容。所述隔离结构的介电常数较小，所述源漏电容的电容值较小，从而能够降低所形成半导体结构的寄生电容，改善半导体结构性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2至图12是本发明半导体结构的形成方法一实施例各步骤的结构示意图。

请参考图2，提供衬底，所述衬底包括基底200和位于所述基底200上的鳍部201；在所述基底200形成隔离层202，所述隔离层202的顶部表面低于所述鳍部201的顶部表面，且所述隔离层202覆盖所述鳍部201部分侧壁表面。

本实施例中，所述衬底包括基底200和位于所述基底200上的鳍部201。在其他实施例中，所述衬底还可以为平面衬底，例如硅衬底、锗衬底、硅锗衬底、绝缘体上硅或绝缘体上锗等半导体衬底。

本实施例中，所述基底200和鳍部201的材料为硅。在其他实施例中，所述基底和鳍部的材料还可以为锗或硅锗。

所述隔离层202位于所述基底200上，所述隔离层202的顶部表面低于所述鳍部201的顶部表面，且所述隔离层202覆盖所述鳍部201部分侧壁表面。在其他实施例中，所述衬底为平面衬底，所述衬底中具有隔离凹槽，所述隔离结构位于所述隔离凹槽中。

所述隔离层202的材料为氧化硅、氮化硅或氮氧化硅。

形成所述隔离层202的步骤包括流体化学气相沉积工艺。

后续在所述衬底上形成栅极结构和介质层，所述栅极结构侧壁表面具有侧墙，所述栅极结构两侧的衬底中具有源漏掺杂区，所述介质层位于所述衬底上，且覆盖所述侧墙侧壁。

本实施例中，形成所述栅极结构、侧墙、介质层和源漏掺杂区的步骤如图3至图5所示。

请参考图3，在所述衬底上形成伪栅极结构210；在所述伪栅极结构210侧壁表面形成侧墙；在所述侧墙两侧的衬底中形成源漏掺杂区212；在所述源漏掺杂区212上形成介质层203，所述介质层203覆盖所述侧墙侧壁。

本实施例中，通过后栅工艺形成所述半导体结构。在其他实施例中，还可以通过前栅工艺形成所述半导体结构。

所述伪栅极结构210用于为后续形成栅极结构占据空间；所述侧墙用于在形成所述源漏掺杂区212的过程中定义所述源漏掺杂区212的位置；所述介质层203用于实现后续形成的栅极结构与其他结构之间的电隔离。

所述伪栅极结构210包括：位于所述衬底上的栅氧化层；位于所述栅氧化层上的伪栅极；位于所述伪栅极上的掩膜层。

所述栅氧化层的材料为氧化硅。

所述伪栅极的材料为硅、锗或硅锗。所述掩膜层的材料为氮化硅或氮氧化硅。

本实施例中，所述侧墙包括：位于所述伪栅极结构210侧壁表面的第一侧墙251；位于所述第一侧墙251表面的第二侧墙252。

形成所述源漏掺杂区212之前，还包括：在所述伪栅极结构210两侧的衬底中形成轻掺杂区。所述第一侧墙251用于定义轻掺杂区的位置。

形成所述侧墙和轻掺杂区的步骤包括：在所述伪栅极结构210侧壁表面形成第一侧墙251；在所述第一侧墙251两侧的衬底中形成轻掺杂区；在所述第一侧墙251侧壁表面形成第二侧墙252。

所述第一侧墙251和第二侧墙252的材料为氮化硅。

本实施例中，所述介质层203的材料为氧化硅。氧化硅具有较好的绝缘性，且与衬底具有良好的粘附作用。在其他实施例中，所述介质层的材料还可以为低k介质材料，例如：碳掺杂的氧化硅、氮掺杂的碳化硅(blok)或氟硅玻璃(fg)、聚酰亚胺多孔材料、聚乙烯多孔材料、含氟聚合物多孔材料、倍半硅氧烷基多孔复合材料或沸石聚酰亚胺复合多孔材料。

本实施例中，形成所述介质层203的工艺包括化学气相沉积工艺或物理气相沉积工艺。

请参考图4，去除所述伪栅极结构210(请参考图3)，在所述介质层203中形成伪栅极开口211。

所述伪栅极开口211后续用于容纳栅极结构。

去除所述伪栅极结构210的步骤包括：去除所述掩膜层；去除所述掩膜层之后，去除所述伪栅极；去除所述伪栅极之后，去除所述栅氧化层。

去除所述掩膜层的工艺包括：化学机械掩膜工艺。

去除所述伪栅极和栅氧化层的工艺包括干法刻蚀工艺或湿法刻蚀工艺。

需要说明的是，所述第一侧墙251和第二侧墙252的材料为氮化硅，所述伪栅极的材料为多晶硅，所述栅氧化层的材料为氧化硅。在刻蚀所述伪栅极的过程中，所述伪栅极与侧墙的刻蚀选择比较大，在刻蚀所述栅氧化层的过程中，所述栅氧化层与所述侧墙的刻蚀选择比也较大。因此，在去除所述伪栅极结构的过程中，对所述侧墙的损耗小。

请参考图5，在所述伪栅极开口211(如图4所示)中形成栅极结构220。

所述栅极结构220包括：位于所述伪栅极开口211底部和侧壁表面的栅介质层；位于所述栅介质层上的功函数层；位于所述功函数层上的栅极。

所述栅介质层的材料为高k介质材料，例如：hfo2、la2o3、hfsion、hfalo2、zro2、al2o3或hfsio4。

所述栅极的材料为金属，例如al、cu、ag、au、ni、ti、w、wn或wsi。

本实施例中，形成所述栅介质层的工艺包括有机金属化学气相沉积工艺。在其他实施中，形成所述栅介质层的工艺包括物理气相沉积工艺或原子层沉积工艺。

本实施例中，形成所述栅极的工艺包括有机金属化学气相沉积工艺。在其他实施例中，形成所述栅极的工艺包括物理气相沉积工艺或原子层沉积工艺。

请参考图6，去除部分栅极结构220，在所述介质层203中形成栅极开口232。

所述栅极开口232用于后续容纳保护层。

去除部分栅极结构220的步骤包括：去除部分厚度的栅极。

本实施例中，去除部分栅极结构220的工艺包括干法刻蚀工艺或湿法刻蚀工艺。

请参考图7，在所述栅极开口232中形成保护层222。

所述保护层222用于在后续刻蚀所述介质层203，形成接触孔的过程中保护所述栅极结构220。

本实施例中，所述保护层222的材料为氮化硅。在刻蚀所述介质层203形成接触孔的过程中，所述介质层203与氮化硅的刻蚀选择比值较大，所述保护层222的损耗较小，从而不容易暴露出所述栅极结构220。

本实施例中，形成所述保护层222的步骤包括：在所述栅极开口232中和所述介质层203上形成初始保护层；去除所述介质层203上的初始保护层，在所述栅极开口232中形成保护层222。

形成所述初始保护层的工艺包括化学气相沉积工艺。在其他实施例中，形成所述初始保护层的工艺包括物理气相沉积工艺或原子层沉积工艺。

请参考图8，在所述介质层203中形成源漏插塞230，所述源漏插塞230连接所述源漏掺杂区212。

所述源漏插塞230用于实现源漏掺杂区212与外部电路的电连接。

形成所述保护层222之后，在所述介质层203中形成源漏插塞230，所述源漏插塞230连接所述源漏掺杂区212。

形成所述源漏插塞230的步骤包括：对所述介质层203进行刻蚀，在所述介质层203中形成接触孔，所述接触孔底部暴露出所述源漏掺杂区212；在所述接触孔中形成源漏插塞230。

需要说明的是，本实施例中，在后续形成所述隔离结构之前，形成所述源漏插塞230。在对所述介质层203进行刻蚀形成接触孔的过程中，所述介质层203与所述侧墙的刻蚀选择比较大，即使所述接触孔暴露出所述侧墙，对所述侧墙的损耗也较小，因此能够改善半导体结构性能。在其他实施例中，还可以在形成源漏插塞之前，形成隔离开口；在所述隔离开口中形成隔离结构。

本实施例中，对所述介质层203进行刻蚀的工艺包括干法刻蚀工艺。在其他实施例中，对所述介质层进行刻蚀的工艺包括湿法刻蚀工艺。

本实施例中，所述源漏插塞230的材料为铝。在其他实施例中，所述源漏插塞的材料还可以为钨或铜。

在所述接触孔中形成所述源漏插塞230的工艺包括化学气相沉积工艺或物理气相沉积工艺。

需要说明的是，本实施例中，形成所述源漏插塞230之前，在所述栅极开口232中形成保护层222，并在形成所述源漏插塞230之后，去除所述保护层222。在其他实施例中还可以不包括形成所述保护层和去除所述保护层的步骤，在形成所述源漏插塞之前，在所述栅极开口中形成隔离结构。

请参考图9，去除至少部分所述侧墙，在所述介质层203中形成隔离开口231。

所述隔离开口231用于后续容纳隔离结构。

本实施例中，形成所述源漏插塞230之后，所述形成方法还包括：去除所述保护层222(如图8所示)。

本实施例中，所述保护层222与所述侧墙的材料相同，则通过同一工艺去除所述保护层222和侧墙。在其他实施例中，所述保护层与所述侧墙的材料不相同，去除所述侧墙之后，去除所述保护层；或者去除所述保护层之后，去除所述侧墙。

本实施例中，去除所述保护层222和侧墙的工艺包括干法刻蚀工艺或湿法刻蚀工艺。

本实施例中，由于工艺的限制去除部分高度的侧墙。在其他实施例中，还可以去除全部侧墙。

本实施例中，所述保护层222被全部去除。在其他实施例中，还可以去除部分保护层。

后续在所述隔离开口231中形成隔离结构，所述隔离结构的介电常数小于所述侧墙的介电常数。

所述栅极结构220、源漏插塞230，以及位于所述源漏插塞230和所述栅极结构220之间的隔离结构形成源漏电容。所述隔离结构的介电常数小于所述侧墙的介电常数，则所述隔离结构的介电常数较小，所述源漏电容的电容值较小，从而能够降低所形成半导体结构的寄生电容，改善半导体结构性能。

本实施例中，还包括：去除所述保护层222之后，在所述栅极开口232中形成所述隔离结构。

本实施例中，所述隔离结构包括：位于所述隔离开口231和栅极开口232底部和侧壁表面的保型层；覆盖所述保型层的隔离材料层。

具体的，在所述隔离开口231和栅极开口232中形成隔离结构的步骤如图10和图11所示。

请参考图10，在所述隔离开口231和栅极开口232底部和侧壁表面形成保型层241。

所述保型层241用于隔离所述栅极结构220与后续形成的隔离材料层。

本实施中，所述保型层241还位于所述介质层203上。

本实施例中，所述保型层241的材料为氧化硅。在其他实施例中，所述保型层的材料还可以为低k介质材料，例如：碳掺杂的氧化硅、氮掺杂的碳化硅(blok)或氟硅玻璃(fg)。

形成所述保型层241的工艺包括原子层沉积工艺。原子层沉积工艺形成的保型层241的阶梯覆盖性好，能够防止保型层241与所述栅极结构220之间形成空隙，从而防止空隙中的空气腐蚀所述栅极结构。

本实施例中，所述介质层203、保型层241和隔离材料层242的材料相同。在其他实施例中，所述介质层、保型层和隔离材料层的材料可以不相同。

请参考图11，形成保型层241之后，在所述隔离开口231(如图10所示)中形成隔离材料层242。

本实施例中，所述隔离材料层242的材料为氧化硅。在其他实施例中，所述隔离材料层的材料还可以为低k介质材料，所述低k介质材料包括：聚酰亚胺多孔材料、聚乙烯多孔材料、含氟聚合物多孔材料、倍半硅氧烷基多孔复合材料或沸石聚酰亚胺复合多孔材料。

本实施例中，所述隔离材料层242和保型层241之间具有空隙，能够降低所述隔离结构的介电常数，进一步降低所形成半导体结构的寄生电容，改善半导体结构的性能。

本实施例中，形成所述隔离材料层242的工艺包括化学气相沉积工艺。化学气相沉积工艺形成的隔离材料层242的阶梯覆盖性较差，隔离材料层242与保型层241之间容易形成空隙，从而能够降低所述隔离结构的介电常数，进一步降低所形成半导体结构的寄生电容，改善半导体结构的性能。

需要说明的是，在其他实施例中，所述隔离结构仅包括一层材料。形成所述隔离结构的步骤包括：通过原子层沉积工艺在所述隔离开口和栅极开口中形成隔离结构。所述隔离结构的材料为氧化硅或低k介质材料。

本实施例中，所述形成方法还包括：在所述栅极开口232中的隔离结构上形成金属层250。

所述金属层250用于连接所述源漏插塞230，或者所述金属层250用于实现其他器件与外部电路的电连接。

在所述栅极开口232中形成隔离结构222，则所述栅极、隔离结构222和位于所述隔离结构222上的金属层250构成栅极电容。所述隔离结构222的介电常数较小，则所述栅极电容较小，从而能够进一步降低寄生电容，改善所形成半导体结构的性能。

需要说明的是，本实施例中，在形成源漏插塞230之后，去除所述侧墙形成隔离开口231。在其他实施例中，所述介质层与所述隔离结构的材料不相同，还可以在形成源漏插塞之前，去除所述侧墙形成隔离开口；形成所述源漏插塞之前，在所述隔离开口中形成隔离结构。

继续参考图12，本发明实施例还提供一种半导体结构，包括：衬底；位于所述衬底上的栅极结构220；位于所述栅极结构220两侧衬底中的源漏掺杂区212；位于所述衬底上的介质层203；位于所述介质层203中的源漏插塞230，所述源漏插塞230连接所述源漏掺杂区212，所述源漏插塞230与所述栅极结构220之间具有隔离开口；位于所述隔离开口中的隔离结构。

所述隔离结构包括：覆盖所述隔离开口侧壁和底部的保型层241；位于所述保型层241上的隔离材料层242。

所述隔离结构的介电常数小于氮化硅的介电常数。具体的，所述保型层241的介电常数小于氮化硅的介电常数；所述隔离材料层242的介电常数小于氮化硅的介电常数。

所述隔离结构的材料包括氧化硅、氮氧化硅、碳掺杂的氧化硅、氮掺杂的碳化硅、氟硅玻璃、聚酰亚胺多孔材料、聚乙烯多孔材料、含氟聚合物多孔材料、倍半硅氧烷基多孔复合材料或沸石聚酰亚胺复合多孔材料。

本实施例中，所述隔离材料层242与所述保型层241之间具有空隙(图中未示出)。

所述介质层203中具有栅极开口，所述栅极开口暴露出所述栅极结构220顶部；所述隔离结构还位于所述栅极开口中。

本实施例中，半导体结构还包括：位于所述栅极开口中的隔离结构上的金属层250。

本实施例提供的半导体结构由上一实施例所述的半导体结构的形成方法形成。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。