图像传感器集成芯片及其形成方法与流程

本发明的实施例涉及图像传感器集成芯片及其形成方法。

背景技术：

具有图像传感器的集成电路(IC)广泛用于现代电子器件，例如，诸如照相机和手机。近年来，互补金属氧化物半导体(CMOS)图像传感器已经开始广泛使用，主要取代电荷耦合器件(CCD)图像传感器。与CCD图像传感器相比，CMOS图像传感器由于低功耗、小尺寸、快速数据处理、数据的直接输出以及低制造成本而越来越受欢迎。一些类型的CMOS图像传感器包括前照式(FSI)图像传感器和背照式(BSI)图像传感器。

技术实现要素：

本发明的实施例提供了一种图像传感器集成芯片，包括：图像感测元件，布置在衬底内；吸收增强结构，布置在所述衬底的背侧上方；以及栅格结构，限定布置在所述图像感测元件上方的开口，其中，所述栅格结构从所述吸收增强结构上方延伸至所述吸收增强结构内的位置。

本发明的另一实施例提供了一种图像传感器集成芯片，包括：图像感测元件，布置在衬底内，其中，所述衬底的背侧包括具有在所述图像感测元件上方以周期性图案布置的多个锥形凹陷或突起的非平坦表面；吸收增强结构，沿着所述衬底的所述背侧布置并且包括面向所述衬底的非平坦表面；介电结构，包括沿着所述衬底的前侧布置的多个金属互连层；以及栅格结构，限定布置在所述图像感测元件上方的开口，其中，所述栅格结构从所述吸收增强结构上方延伸至所述吸收增强结构内的位置。

本发明的又一实施例提供了一种形成图像传感器集成芯片的方法，包括：在衬底内形成图像感测元件；在所述衬底的背侧上方形成吸收增强结构；选择性地蚀刻所述吸收增强结构以同时限定所述吸收增强结构内的多个栅格结构开口和接地结构开口；以及在所述多个栅格结构开口和所述接地结构开口内分别形成栅格结构和接地结构，其中，所述栅格结构从所述吸收增强结构上方延伸至所述吸收增强结构内的位置。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1示出包括配置为减少像素区之间的串扰的栅格结构的图像传感器集成芯片的一些实施例的截面图。

图2示出包括配置为减少像素区之间的串扰的栅格结构的图像传感器集成芯片的一些额外实施例的截面图。

图3示出包括配置为减少像素区之间的串扰的栅格结构的CMOS图像传感器(CIS)集成芯片的一些实施例的截面图。

图4至图13示出形成图像传感器集成芯片的方法的一些实施例的截面图，该图像传感器集成芯片包括配置为减少像素区之间的串扰的栅格结构。

图14示出形成图像传感器集成芯片的方法的一些实施例的流程图，该图像传感器集成芯片包括配置为减少像素区之间的串扰的栅格结构。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。

CMOS图像传感器包括分别具有图像感测元件的多个像素区。在许多现代图像传感器中，在CMOS图像传感器的图像感测元件的上方布置滤色器。滤色器配置为过滤提供给CMOS图像传感器内的不同图像感测元件的入射光。例如，CMOS图像传感器可以具有布置在第一图像感测元件上方的配置为通过红光的第一滤色器、布置在第二图像感测元件上方的配置为通过蓝光的第二滤色器等。

通常，CMOS图像传感器(CIS)集成芯片中的像素区的数量随着时间的推移而增加。随着CIS集成芯片中的像素区的数量增加，由集成芯片捕获的图像的分辨率也增加。然而，随着像素区的尺寸变小，像素区更靠近在一起，并且相邻像素区之间的串扰增加。当另一像素区不期望地感测到引导向一个像素区的入射光时，发生串扰，从而降低由CIS集成芯片捕获的图像的质量。已经意识到布置在滤色器和图像感测元件之间的中间层可以增加相邻像素区之间的串扰。这是因为当相邻的中间层具有不同的折射率时，层可以根据菲涅尔方程折射(即，光波的传播方向变化)入射光线。如果界面不是平面的，则折射光可以在横向方向上移动，并且最终被相邻的图像感测元件感测，从而导致增加的串扰。

本发明涉及一种图像传感器集成芯片，其包括配置为减少图像传感器芯片的像素区之间的串扰的栅格结构。在一些实施例中，集成芯片包括布置在衬底内的图像感测元件。沿着衬底的背侧设置吸收增强结构。在吸收增强结构上方布置栅格结构。栅格结构限定了布置在图像感测元件上方并且从吸收增强结构上方延伸至吸收增强结构内的位置的开口。通过使栅格结构延伸到吸收增强结构中，栅格结构能够通过阻挡和/或反射从吸收增强结构的非平坦表面反射的辐射来减少相邻图像感测元件之间的串扰，以防止反射的辐射移动至相邻的像素区。

图1示出包括配置为减少像素区之间的串扰的栅格结构的图像传感器集成芯片100的一些实施例的截面图。

图像传感器集成芯片100包括具有多个像素区103a-103b的衬底102。多个像素区103a-103b分别包括配置为将入射辐射(例如，光子)转换成电信号(即，从入射辐射产生电子-空穴对)的图像感测元件104。在一些实施例中，图像感测元件104可以包括光电二极管。可以在衬底102内以包括行和/或列的阵列布置多个像素区103a-103b。在一些实施例中，可以通过布置在衬底102内的多个像素区103a-103b中的相邻像素区之间的位置处的隔离结构106来分离多个像素区103a-103b。

沿着衬底102的前侧102f布置后段制程(BEOL)金属化堆叠件108。BEOL金属化堆叠件108包括围绕多个金属互连层112的介电结构110。介电结构110包括多个堆叠的层间介电(ILD)层，而多个金属互连层112包括导电通孔和导线的交替层。

沿衬底102的背侧102b布置吸收增强结构114。吸收增强结构114配置为通过图像感测元件104改进光子的吸收来增加下面的图像感测元件104的量子效率。在一些实施例中，吸收增强结构114可以限定硅纳米柱阵列(NPA)或光子晶体阵列。

从吸收增强结构114的上表面向外突出栅格结构116。栅格结构116包括限定位于图像感测元件104上方的开口118的侧壁。栅格结构116从吸收增强结构114上方垂直延伸至吸收增强结构114内的位置。通过延伸到吸收增强结构114中，栅格结构116能够阻挡沿着吸收增强结构114内的横向方向(即，平行于衬底102的背侧102b)传播的辐射。通过阻挡吸收增强结构114内的辐射的横向传播，栅格结构116能够减轻相邻像素区103-103b之间的串扰，从而提高图像传感器集成芯片100的性能。

图2示出包括配置为减少像素区之间的串扰的栅格结构的图像传感器集成芯片200的一些额外的实施例的截面图。

图像传感器集成芯片200包括具有多个像素区103a-103b的衬底102，该多个像素区103a-103b分别具有配置为将入射辐射220转换为电信号的图像感测元件104。沿着衬底102的前侧102f布置多个晶体管器件202。还沿着衬底102的前侧102f布置包括多个金属互连层112的介电结构110。多个金属互连层112电连接至多个晶体管器件202。介电结构110包括一个或多个堆叠的层间介电(ILD)层。在各个实施例中，ILD层可以包括一个或多个低k介电层(即，介电常数小于约3.9的电介质)、超低k介电层或氧化物(例如，氧化硅)。多个金属互连层112包括金属线和金属通孔的交替层。在各个实施例中，例如，多个金属互连层112可以包括诸如铜、铝和/或钨的导电金属。

沿着衬底102的背侧102b布置吸收增强结构212。在一些实施例中，衬底102的背侧102b可以包括非平坦表面。例如，在一些实施例中，衬底102的背侧102b可以包括限定以周期性图案布置的多个凹陷208的非平坦表面，而吸收增强结构212包括布置在周期性图案内并且在凹陷208内延伸的多个突起。在其他实施例中，衬底102的背侧102b可以包括限定以周期性图案布置的多个突起的非平坦表面，而吸收增强结构212包括布置在周期性图案内并且围绕突起的多个凹陷。

在一些实施例中，多个凹陷208包括在图像感测元件104上方以周期性图案设置的锥形凹陷(即，具有一个或多个锥形侧壁的凹陷)。例如，多个凹陷208可以包括布置在图像感测元件104上方的锥形或金字塔形(例如，具有n侧基部，其中n＝3、4、5、6、...)的凹陷。在这种实施例中，多个凹陷208可以具有在峰和谷之间交替的锯齿形轮廓。在其他实施例中，例如，多个凹陷208可以包括诸如圆柱体的其他形状。在一些实施例中，可以在沿着像素区103a-103b的周边布置的平坦凸缘210之间布置锯齿形轮廓。在一些实施例中，吸收增强结构212可以包括外延硅和/或另一种半导体材料。在其他实施例中，吸收增强结构212可以包括介电材料(例如，SiO₂)。

吸收增强结构212的形貌增加衬底102的辐射吸收。通过增加衬底102的辐射吸收，可以改进下面的图像感测元件104的量子效率(例如，由图像传感器产生的载流子数量与在给定能量/波长下入射到图像传感器上的光子数量的比率)。例如，吸收增强结构212可以在光的可见光谱内将峰值量子效率提高高达约40％。

在一些实施例中，吸收增强结构212可以限定硅纳米柱阵列(Si-NPA)。与不产生或不消耗声子就不能吸收光子(由于动量守恒)的间接带隙半导体的晶体硅相比，由于Si-NPA的硅纳米晶体中的载流子的量子限制效应，硅纳米柱阵列可以是直接带隙半导体。Si-NPA的直接带隙半导体能够直接吸收光子，从而增加图像感测元件的效率。在一些这种实施例中，图像感测元件104可以延伸至接触Si-NPA的位置。

在其他实施例中，吸收增强结构212可以配置为用作捕获传输至衬底102的光子的二维光子晶体阵列。例如，包括二维光子晶体的吸收增强结构212通过选择性地传输特定能量范围(例如，具有特定范围的波长)内的光子来阻止光子进入和离开衬底102的传输，同时阻挡能量范围之外的光子的传输。二维光子晶体可以用于将光子传输至衬底102并阻挡再发射的光子，从而有效地捕获衬底102内的再发射光子。衬底102后续重新吸收(例如，当产生或吸收声子时)捕获的光子，这增加了吸收。

栅格结构116从吸收增强结构212的上表面向外突出。栅格结构116包括限定位于图像感测元件104上方的开口118的侧壁。栅格结构116从吸收增强结构212上方的顶面垂直延伸至吸收增强结构212内的底面。在一些实施例中，栅格结构116可以具有位于衬底102的最高点(例如，衬底102的峰)之下的底面。在一些实施例中，栅格结构116的底面与沿像素区103a-103b的周边布置的平坦凸缘210大致对准。

在一些实施例中，栅格结构116可以包括诸如金属(例如，铝、钴、铜、银、金、钨等)的导电材料。在其他实施例中，栅格结构116可以包括非金属材料。在一些实施例中，栅格结构116可以包括配置为反射辐射的材料(例如，诸如金、银、铜等的金属)。在这种实施例中，栅格结构116可以将从吸收增强结构212折射的辐射反射回到图像感测元件104，从而增加与图像感测元件104相关联的量子效率。在一些实施例中，与具有完全布置在下面的吸收增强结构上方的栅格结构的图像传感器集成芯片相比，在电磁光谱的绿色和/或红色区域中，栅格结构116可以将与图像感测元件104相关联的峰值量子效率增加高达约5％(或与不具有吸收增强结构的图像传感器集成芯片相比，增加高达约30-40％)。例如，所公开的栅格结构116可以将电磁光谱的绿色区域内的峰值量子效率从约77％增加至约80％。在其他实施例中，峰值量子效率的增加可以更大或更小。应当理解，栅格结构116还可以增加电磁光谱的其他区域中的峰值量子效率，例如，诸如电磁光谱的近红外(NIR)区域中(即，对于具有介于约700nm和约1400nm之间的波长的电磁辐射)。

在一些实施例中，可以在吸收增强结构212的上方布置介电平坦化结构214。介电平坦化结构214具有大致平坦的上表面214u。在各个实施例中，介电平坦化结构214可以包括一个或多个堆叠的介电层214a-214b。例如，在一些实施例中，介电平坦化结构214可以包括具有第一材料的第一介电层214a和堆叠在第一介电层214a上并包括第二材料的第二介电层214b。在一些实施例中，例如，第一材料和/或第二材料可以包括氧化物(例如，SiO₂)或氮化物。在一些实施例中，栅格结构116可以延伸到一个或多个堆叠的介电层214a-214b中的至少一个中。在一些实施例中，栅格结构116可以延伸到第一介电层214a中，但不延伸到第二介电层214b中(使得栅格结构116具有被第一介电层214a覆盖的顶面)。

在衬底102的背侧102b上方布置多个滤色器216a-216b。多个滤色器216a-216b分别配置为传输特定波长的入射辐射220。例如，第一滤色器216a可以传输波长在第一范围内的辐射，而第二滤色器216b可以传输波长在不同于第一范围的第二范围内的辐射。在多个滤色器216a-216b上方布置多个微透镜218。相应的微透镜218与滤色器216a-216b横向对准，并且位于像素区103a-103b上方。

多个微透镜218配置为将入射辐射220(例如，光)聚焦到像素区103a-103b。当入射辐射220撞击吸收增强结构212和衬底102之间的界面时，入射辐射220的部分折射为折射辐射222，折射辐射222以与入射辐射220的角度不同的角度移动。吸收增强结构212内的栅格结构116配置为阻挡折射辐射222移动至相邻像素区，由此减少相邻像素区103a-103b之间的串扰。例如，栅格结构116阻挡在第一像素区103a内产生的折射辐射222移动至第二像素区103b。

通过阻挡吸收增强结构212内的折射辐射222的横向传播，栅格结构116能够减轻相邻像素区103-103b之间的串扰，从而提高图像传感器集成芯片100的性能。例如，在一些实施例中，与具有完全布置在下面的吸收增强结构上方的栅格结构的图像传感器集成芯片相比，栅格结构116可以提供具有在可见光谱内(即，介于约400nm和约700nm之间的波长范围)减少高达约50％的串扰的图像传感器集成芯片200。在一些实施例中，栅格结构116可以提供与没有吸收增强结构的图像传感器集成芯片大致相等(例如，在小于约1％内)的串扰水平的图像传感器集成芯片200。

由于串扰对图像传感器的分辨率具有有害影响，所以串扰的减少可以提高图像传感器集成芯片200的分辨率。例如，串扰的减少可以将图像传感器集成芯片200的调制传递函数(MTF)提高高达约40％(相对于具有完全布置在下面的吸收增强结构上方的栅格结构的图像传感器集成芯片)。因此，所公开的栅格结构116能够提供具有高量子效率和MTF的图像传感器集成芯片。

图3示出具有配置为减少像素区之间的串扰的栅格结构的CMOS图像传感器(CIS)集成芯片300的一些额外实施例的截面图。

CIS集成芯片300包括沿着衬底102的前侧102f布置的多个栅极结构301。在各个实施例中，衬底102可以包括诸如半导体晶圆或位于晶圆上的一个或多个管芯的任何类型的半导体主体(例如，块状硅/CMOS、SiGe、SOI等)，以及在衬底上形成和/或以其他方式与衬底相关联的任何其他类型的半导体和/或外延层。

在一些实施例中，多个栅极结构301可以对应于传输晶体管、源极跟随器晶体管(未示出)、行选择晶体管(未示出)和/或复位晶体管(未示出)。多个栅极结构301具有沿着衬底102的前侧102f设置的栅极介电层302和布置在栅极介电层302上的栅电极304。在一些实施例中，在栅电极304的相对侧上布置侧壁间隔件306。

在一些实施例中，对应于传输晶体管的栅极结构301横向地布置在光电二极管308和浮置扩散阱310之间。在这种实施例中，光电二极管308可以包括位于衬底102内的具有第一掺杂类型(例如，n型掺杂)的第一区域307，和位于衬底102内的具有不同于第一掺杂类型的第二掺杂类型(例如，p型掺杂)的邻接的第二区域309。栅极结构301配置为控制电荷从光电二极管308至浮置扩散阱310的传输。如果浮置扩散阱310内的电荷水平足够高，则激活源极跟随器晶体管(未示出)，并且根据用于寻址的行选择晶体管(未示出)的操作选择性地输出电荷。复位晶体管(未示出)配置为在曝光阶段之间复位光电二极管308。

还沿着衬底102的前侧102f布置BEOL金属化堆叠件108。BEOL金属化堆叠件108包括布置成与栅电极304电接触的导电接触件312。导电接触件312还连接至布置在介电结构110中的一个或多个额外的金属互连层314。介电结构110通过接触蚀刻停止层318与衬底102分离。在一些实施例中，介电结构110连接至载体衬底316。载体衬底316配置为对CIS集成芯片300提供结构支撑。载体衬底316的厚度t_c大于衬底102的厚度t_s。在一些实施例中，载体衬底316可以包括硅。

在衬底102的前侧102f内布置多个浅沟槽隔离(STI)结构204，并且在衬底102的背侧102b内布置多个背侧深沟槽隔离(BDTI)结构206。多个STI结构204位于像素区103a-103b的相对侧上，并且配置为在相邻像素区103a-103b之间提供隔离。多个STI结构204包括布置在衬底102的前侧102f中的沟槽内的一种或多种介电材料(例如，SiO₂)。多个背侧深沟槽隔离(BDTI)结构206从衬底102的背侧102b延伸至多个STI结构204上方的位置。多个BDTI结构206包括布置在衬底102的背侧102b中的沟槽内的一种或多种介电材料(例如，SiO₂)。在一些实施例中，多个BDTI结构206中的相应一个BDTI结构的宽度可以小于多个STI结构204中的相应一个STI结构的宽度。

可以在相邻像素区103a-103b之间布置一个或多个隔离阱区以提供额外的隔离。在一些实施例中，一个或多个隔离阱区可以包括深阱区320和单元阱区322。在衬底102中的与STI结构204和BDTI结构206横向对准的位置处布置深阱区320。在衬底102中的垂直地位于深阱区320和STI结构204之间的位置处布置单元阱区322。深阱区320和单元阱区322可以具有一种或多种掺杂类型以通过结隔离在相邻像素区103a-103b之间提供进一步的隔离。

沿着衬底102的背侧102b布置吸收增强结构212。栅格结构324直接设置在BDTI结构206上方，并且从吸收增强结构212内垂直延伸至吸收增强结构212上方。栅格结构324包括限定位于像素区103a-103b上方的开口328a-328b的侧壁。在一些实施例中，栅格结构324可以包括吸收增强结构212内的第一宽度w₁和吸收增强结构212之上的大于第一宽度w₁的第二宽度w₂。在一些实施例中，第一宽度w₁和第二宽度w₂之间的差可能导致栅格结构324具有接触吸收增强结构212的上表面的水平表面。

在一些实施例中，栅格结构324可以具有限定布置在BDTI结构206上方的一个或多个空隙326的内表面。空隙326是没有栅格结构324的导电材料的区域。在一些实施例中，在吸收增强结构212的侧壁之间布置一个或多个空隙326。在一些实施例中，一个或多个空隙326垂直地横跨衬底102的最上点。

在横向偏离像素区103a-103b的位置处设置接地区域332。接地区域332包括接地结构330，该接地结构包括穿过吸收增强结构212延伸至衬底102的导电层。在CIS集成芯片300的制造期间，撞击栅格结构324的离子(例如，来自干蚀刻工艺)可能产生电荷，其积聚在衬底102内。接地区域332配置为能够释放集聚的电荷，从而提高CIS集成芯片300的性能。在一些实施例中，接地结构330的导电层具有底面，该底面沿平行于衬底表面的线与栅格结构324的下表面大致对准。

图4至图13示出形成图像传感器集成芯片的方法的一些实施例的截面图，该图像传感器集成芯片包括配置为减少像素区之间的串扰的栅格结构。

如图4的截面图400所示，分别在衬底402的像素区103a-103b内形成图像感测元件。在一些实施例中，图像感测元件可以包括光电二极管308a-308b。通过将一种或多种掺杂剂物质注入到衬底402的前侧402f来形成光电二极管308a-308b。例如，可以通过选择性地实施第一注入工艺以形成具有第一掺杂类型(例如，n型)的第一区域307，并且后续实施第二注入工艺以形成邻接第一区域307并且具有不同于第一掺杂类型的第二掺杂类型(例如，p型)的第二区域309来形成光电二极管308a-308b。在一些实施例中，第一区域307可以垂直邻接第二区域309。在一些实施例中，可以根据掩模层(未示出)选择性地注入衬底402。在一些实施例中，还可以使用第一注入工艺或第二注入工艺中的一种来形成浮置扩散阱310。在其他实施例中，可以通过单独的注入工艺形成浮置扩散阱310。

沿着像素区103a-103b内的衬底402的前侧402f形成一个或多个栅极结构301。在一些实施例中，一个或多个栅极结构301可以对应于传输晶体管、源极跟随器晶体管(未示出)、行选择晶体管(未示出)和复位晶体管(未示出)。在一些实施例中，可以通过在衬底402的前侧402f上沉积栅极介电膜和栅电极膜来形成一个或多个栅极结构301。后续图案化栅极介电膜和栅电极膜以形成栅极介电层302和栅电极304。可以在栅电极304的外侧壁上形成侧壁间隔件306。在一些实施例中，可以通过如下步骤形成侧壁间隔件306：在衬底402的前侧420f上沉积氮化物并且选择性地蚀刻氮化物以形成侧壁间隔件306。

在一些实施例中，可以在像素区103a-103b的相对侧上的衬底402的前侧402f内形成一个或多个浅沟槽隔离(STI)结构204。可以通过选择性蚀刻衬底402的前侧402f以形成沟槽并且后续在沟槽内形成一种或多种介电材料来形成一个或多个隔离结构204。在一些实施例中，可以在形成一个或多个栅极结构301、光电二极管308a-308b和/或浮置扩散阱310之前形成一个或多个隔离结构204。

如图5的截面图500所示，在沿着衬底402的前侧402f形成的介电结构110内形成多个金属互连层112。在一些实施例中，可以通过在衬底402的前侧402f上方形成ILD层，后续蚀刻ILD层以形成通孔和/或金属沟槽，并利用导电材料填充通孔和/或金属沟槽来形成多个金属互连层112。在一些实施例中，在形成介电结构110之前，可以在栅极结构301和/或衬底402上方形成接触蚀刻停止层318。在一些实施例中，可以通过物理汽相沉积技术(例如，PVD、CVD、PE-CVD、ALD等)沉积ILD层，并且可以使用沉积工艺和/或镀工艺(例如，电镀、化学镀等)形成导电材料。在各个实施例中，例如，多个金属互连层可以包括钨、铜或铝铜。

如图6的截面图600所示，减小衬底402的厚度以形成衬底602。减薄衬底402将衬底402的厚度从第一厚度t₁减小至第二厚度t₂，以允许辐射穿过衬底602的背侧至光电二极管308。在一些实施例中，可以通过蚀刻衬底402的背侧402b而减薄衬底402。在其他实施例中，可以通过机械研磨衬底402的背侧402b来减薄衬底402。

在一些实施例中，在减薄衬底402之前将介电结构110接合至载体衬底316。在一些实施例中，接合工艺可以使用布置在介电结构和操作衬底之间的中间接合氧化物层(未示出)。在一些实施例中，接合工艺可以包括熔融接合工艺。在一些实施例中，载体衬底316可以包括硅晶圆。在一些实施例中，载体衬底316的厚度t_c可以大于减薄之后的衬底602的第二厚度t₂。

如图7的截面图700所示，沿着衬底702的背侧702b形成非平坦表面。非平坦表面具有位于图像感测元件104上方以周期性图案布置的多个凹陷208和/或突起。在一些实施例中，可以通过选择性地蚀刻衬底702的背侧702b来形成多个凹陷208和/或突起。在一些实施例中，多个凹陷208包括位于图像感测元件104上方以周期性图案设置的锥形凹陷(即，具有在一个点处相遇的一个或多个锥形侧壁的凹陷)。在一些实施例中，多个突起可以包括位于图像感测元件104上方以周期性图案设置的锥形突起(即，在一点处相遇的具有一个或多个锥形侧壁的突起)。在一些实施例中，可以沿相邻像素区103a-103b之间的衬底702的背侧702b形成大致平坦的表面704。在一些实施例中，可以将大致平坦的表面704凹进到突起的顶面之下。在其他实施例(未示出)中，大致平坦的表面704可以位于突起的顶面处或突起的顶面之上(例如，与突起相邻的脊的长的顶部)。

如图8的截面图800所示，在衬底702的背侧702b内形成背侧深沟槽隔离(BDTI)结构206。在一些实施例中，通过选择性地蚀刻衬底702的背侧702b以在衬底702的背侧702b内形成深沟槽来形成BDTI结构206。在一些实施例中，可以通过将衬底702的背侧702b暴露于未被掩模层覆盖的区域中的蚀刻剂来蚀刻衬底702的背侧702b。后续利用一种或多种介电材料填充深沟槽。在一些实施例中，可以在相邻像素区103a-103b之间的衬底702的大致平坦的表面704内形成BDTI结构206。

在一些实施例中，可以在相邻像素区103a-103b之间的衬底702内形成一个或多个隔离阱区以提供额外的隔离。在一些实施例中，一个或多个隔离阱区可以包括深阱区320和单元阱区322。可以通过实施第一隔离注入工艺以在与STI结构204和BDTI结构206横向对准的位置处选择性地提供掺杂剂物质来形成深阱区320。可以通过实施第二隔离注入工艺以在垂直地位于深阱区320和STI结构204之间的位置处选择性地提供掺杂剂物质来形成单元阱区322。在一些实施例中，第一隔离注入工艺和第二隔离注入工艺可以注入具有与衬底102的相邻区域的掺杂类型不同的掺杂类型的掺杂剂物质。

如图9的截面图900所示，在衬底702的背侧702b上方形成吸收增强结构902。可以通过在衬底702的背侧上沉积半导体(例如，硅、硅锗、砷化镓等)或介电材料(例如，氧化硅、TEOS等)来形成吸收增强结构902。在各个实施例中，吸收增强结构902可以包括多个突起904和/或凹陷。多个突起904可以与凹陷208延伸到衬底702的背侧702b内。在一些实施例中，可以在沉积半导体或介电材料之后实施平坦化工艺(例如，化学机械平坦化工艺)，以使吸收增强结构902具有大致平坦的上表面。

如图10的截面图1000所示，选择性蚀刻吸收增强结构212以同时形成多个栅格结构开口1002和接地结构开口1004。在一些实施例中，多个栅格结构开口1002具有比接地结构开口1004更小的尺寸(例如，宽度和/或面积)。在一些实施例中，可以使用选择性地暴露光敏掩模层1010(例如，光刻胶层)的栅格结构掩模1006来蚀刻吸收增强结构212，该栅格结构掩模1006后续用作蚀刻掩模。栅格结构掩模1006包括与多个栅格结构开口1002和接地结构开口1004相关联的掩模部件1008(例如，玻璃掩模上的铬部件)。由于栅格结构开口1002和接地结构开口1004两者都延伸穿过吸收增强结构212，所以能够使用相同的掩模形成多个栅格结构开口1002和接地结构开口1004，从而允许成本有效的制造后续的栅格结构。

如图11的截面图1100所示，在吸收增强结构212上方沉积导电材料1102。导电材料1102在吸收增强结构212的顶面上方延伸并且延伸至栅格结构开口(图10的1002)和接地结构开口(图10的1004)内。在一些实施例中，由于栅格结构开口(图10的1002)的高纵横比，可以在吸收增强结构212的侧壁之间的导电材料1102内形成一个或多个空隙326。导电材料1102限定接地结构开口(图10的1004)内的凹陷1104。在一些实施例中，导电材料1102可进一步限定布置在栅格结构开口(图10的1002)上方的导电材料1102的上表面内的凹槽1106。在一些实施例中，导电材料1102可以包括诸如铝、铜、钨、钴、银等的金属。

如图12的截面图1200所示，选择性地蚀刻导电材料(图11的1102)，以在接地区域332内形成栅格结构324和接地结构330。栅格结构324限定位于光电二极管308上方的开口328a-328b。在一些实施例中，栅格结构324可以包括吸收增强结构212内的第一宽度w₁和吸收增强结构212之上的大于第一宽度w₁的第二宽度w₂。在一些实施例中，可以根据掩模层(未示出)通过将导电材料暴露于蚀刻剂来选择性地蚀刻导电材料(图11的1102)。

如图13的截面图1300所示，可以在吸收增强结构212上方形成介电平坦化结构214。介电平坦化结构214填充由栅格结构324限定的开口(图12的开口328a-328b)和限定在接地区域332内的空腔。介电平坦化结构214还可以覆盖栅格结构324和接地结构330的顶面。在各个实施例中，可以通过实施一种或多种沉积工艺(例如，CVD、PE-CVD、PVD、ALD等)以形成一个或多个堆叠的介电层214a-214b来形成介电平坦化结构214。后续可以在沉积顶部介电层214a之后实施平坦化工艺(例如，化学机械平坦化工艺)，以使介电平坦化结构214具有大致平坦的上表面214u。在一些实施例中，可以从接地区域332内去除介电平坦化结构214，而在其他实施例中，介电平坦化结构214可以保留在接地区域332内。在一些实施例中，一个或多个堆叠的介电层214a-214b可以包括例如氧化物(例如，SiO₂)或氮化物。

在栅格结构324内的开口328a-328b上方的位置处的介电平坦化结构214上形成多个滤色器216a-216b。在一些实施例中，可以通过形成滤色器层并且图案化滤色器层来形成多个滤色器216a-216b。滤色器层由允许传输具有特定波长范围的辐射(例如，光)而阻挡特定范围外的波长的光的材料形成。

在多个滤色器216a-216b上方形成多个微透镜218。在一些实施例中，可以通过在多个滤色器之上沉积微透镜材料(例如，通过旋涂方法或沉积工艺)来形成多个微透镜218。在微透镜材料之上图案化具有弯曲的上表面的微透镜模板(未示出)。在一些实施例中，微透镜模板可以包括使用分配的曝光剂量(例如，对于负性光刻胶，在曲面的底部处暴露较多的光并且在曲面的顶部处暴露较少的光)曝光的、显影和烘焙的光刻胶材料，以形成圆形。然后，根据微透镜模板，通过选择性蚀刻微透镜材料来形成多个微透镜218。

图14示出形成图像传感器集成芯片的方法1400的一些实施例的流程图，该图像传感器集成芯片包括配置为减少像素区之间的串扰的栅格结构。

虽然本文将所公开的方法1400示出和描述为一系列的步骤或事件，但是应当理解，所示出的这些步骤或事件的顺序不应解释为限制意义。例如，一些步骤可以以不同的顺序发生和/或与除了本文描述和示出之外的其他步骤或事件同时发生。另外，并不要求所有示出的步骤都用来实施本文所描述的一个或多个方面或实施例。此外，可在一个或多个单独的步骤和/或阶段中执行本文所述步骤的一个或多个。

在1402处，在衬底的像素区内形成图像感测元件。图4示出对应于步骤1402的一些实施例的截面图400。

在1404处，在沿着衬底的前侧布置的介电结构内形成多个金属互连层。图5示出对应于步骤1404的一些实施例的截面图500。

在1406处，在图像感测元件上方的位置处的衬底的背侧内形成多个凹陷或突起。多个凹陷或突起具有增加衬底的辐射吸收的形貌。在一些实施例中，多个凹陷或突起可以以周期性结构布置以限定硅纳米柱阵列(NPA)或光子晶体阵列。图7示出对应于步骤1406的一些实施例的截面图700。

在1408处，在衬底的背侧内形成背侧深沟槽隔离(BDTI)结构。图8示出对应于步骤1408的一些实施例的截面图800。

在1410处，在衬底的背侧上方形成吸收增强结构。图9示出对应于步骤1410的一些实施例的截面图900。

在1412处，形成金属结构掩模。金属结构掩模包括与吸收增强结构内的开口相关联的掩模部件，该掩模部件限定接地结构并且还限定栅格结构。

在1414处，基于金属结构掩模来选择性地蚀刻吸收增强结构，以同时限定吸收增强结构内的多个栅格结构开口和接地结构开口。图10示出对应于步骤1414的一些实施例的截面图1000。

在1416处，在吸收增强结构内的多个栅格结构开口和接地结构开口内分别形成栅格结构和接地结构。

在一些实施例中，在1418处，可以通过在衬底上方形成导电材料来形成栅格结构和接地结构。导电材料延伸至多个栅格结构开口和接地结构开口内以及吸收增强结构的顶面上方。图11示出对应于步骤1418的一些实施例的截面图1100。

后续在1420处蚀刻导电材料以限定栅格结构和接地结构。图12示出对应于步骤1420的一些实施例的截面图1200。

因此，本发明涉及一种图像传感器集成芯片，其包括配置为减少图像传感器芯片的像素区之间的串扰的栅格结构。

在一些实施例中，本发明涉及图像传感器集成芯片。集成芯片包括布置在衬底内的图像感测元件。在衬底的背侧上方布置吸收增强结构。在图像感测元件上方布置限定开口的栅格结构。栅格结构从吸收增强结构上方延伸至吸收增强结构内的位置。

在上述图像传感器集成芯片中，其中，所述衬底的所述背侧具有包括以周期性图案布置的多个锥形凹陷或突起的非平坦表面。

在上述图像传感器集成芯片中，还包括：介电平坦化结构，布置在所述吸收增强结构上方，其中，所述介电平坦化结构围绕所述栅格结构的侧壁和顶面。

在上述图像传感器集成芯片中，其中，所述栅格结构具有位于所述吸收增强结构上方的顶面和位于所述吸收增强结构内的垂直地位于所述衬底的最上点之下的位置处的底面。

在上述图像传感器集成芯片中，其中，所述栅格结构包括金属。

在上述图像传感器集成芯片中，其中，所述栅格结构包括所述吸收增强结构内的第一宽度和所述吸收增强结构之上的大于所述第一宽度的第二宽度。

在上述图像传感器集成芯片中，其中，所述栅格结构包括接触所述吸收增强结构的上表面的水平表面。

在上述图像传感器集成芯片中，其中，沿着所述栅格结构的顶面布置凹槽。

在上述图像传感器集成芯片中，其中，所述栅格结构具有与沿着所述衬底的所述背侧布置的凸缘对准的底面。

在上述图像传感器集成芯片中，还包括：介电结构，包括沿着所述衬底的前侧布置的多个金属互连层。

在其他实施例中，本发明涉及图像传感器集成芯片。集成芯片包括布置在衬底内的图像感测元件。衬底的背侧包括具有在图像感测元件上方以周期性图案布置的多个锥形凹陷或突起的非平坦表面。吸收增强结构沿着衬底的背侧布置并且包括面向衬底的非平坦表面。介电结构包括沿着衬底的前侧布置的多个金属互连层。在图像感测元件上方布置限定开口的栅格结构。栅格结构从吸收增强结构上方延伸至吸收增强结构内的位置。

在上述图像传感器集成芯片中，还包括：介电层，布置在所述栅格结构的侧壁之间的位置处的所述吸收增强结构上方。

在上述图像传感器集成芯片中，其中，所述栅格结构具有位于所述吸收增强结构上方的顶面和位于所述吸收增强结构内的垂直地位于所述衬底的最上点之下的位置处的底面。

在上述图像传感器集成芯片中，还包括：多个背侧深沟槽隔离结构，从所述衬底的所述背侧延伸至所述衬底内，其中，所述栅格结构直接设置在所述多个背侧深沟槽隔离结构上方。

在上述图像传感器集成芯片中，还包括：多个背侧深沟槽隔离结构，从所述衬底的所述背侧延伸至所述衬底内，其中，所述栅格结构直接设置在所述多个背侧深沟槽隔离结构上方，其中，所述衬底的所述背侧包括具有布置在所述背侧深沟槽隔离结构和所述非平坦表面之间的平坦表面的凸缘。

在上述图像传感器集成芯片中，还包括：多个背侧深沟槽隔离结构，从所述衬底的所述背侧延伸至所述衬底内，其中，所述栅格结构直接设置在所述多个背侧深沟槽隔离结构上方，其中，所述衬底的所述背侧包括具有布置在所述背侧深沟槽隔离结构和所述非平坦表面之间的平坦表面的凸缘，所述栅格结构具有位于所述吸收增强结构上方的顶面和与所述凸缘对准的底面。

在上述图像传感器集成芯片中，其中，所述栅格结构包括所述吸收增强结构内的第一宽度和所述吸收增强结构之上的大于所述第一宽度的第二宽度。

在又一其他实施例中，本发明涉及一种形成图像传感器集成芯片的方法。该方法包括在衬底内形成图像感测元件，并且在衬底的背侧上方形成吸收增强结构。该方法还包括选择性地蚀刻吸收增强结构以同时限定吸收增强结构内的多个栅格结构开口和接地结构开口。该方法还包括分别在多个栅格结构开口和接地结构开口内形成栅格结构和接地结构。栅格结构从吸收增强结构上方延伸至吸收增强结构内的位置。

在上述方法中，还包括：在所述衬底的所述背侧内形成多个锥形凹陷，其中，在所述图像感测元件上方以周期性图案布置所述多个锥形凹陷。

在上述方法中，还包括：在沿着所述衬底的前侧布置的介电结构内形成多个金属互连层。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。