电子封装件及其制法的制作方法

本发明有关一种半导体制程，尤指一种电子封装件及其制法。

背景技术：

目前应用于芯片封装领域的技术繁多，例如芯片尺寸构装(chipscalepackage，简称csp)、芯片直接贴附封装(directchipattached，简称dca)或多芯片模组封装(multi-chipmodule，简称mcm)等覆晶型态的封装模组、或将芯片立体堆叠化整合为三维集成电路(3dic)芯片堆叠技术等。

图1为现有3dic芯片堆叠的半导体封装件1的剖面示意图。如图1所示，该半导体封装件1的制法先提供一硅中介板(throughsiliconinterposer，简称tsi)10，该硅中介板10具有具有相对的置晶侧10b与转接侧10a及连通该置晶侧10b与转接侧10a的多个导电硅穿孔(through-siliconvia，简称tsv)100，且该置晶侧10b上具有一电性连接该些导电硅穿孔100的线路重布层(redistributionlayer，简称rdl)101；接着，将一半导体芯片11以其间距较小的电极垫110通过多个焊锡凸块111电性结合至该线路重布层101上，并于该半导体芯片11与该硅中介板10之间填充底胶(underfill)12以包覆该些焊锡凸块111，再形成一封装胶体13于该硅中介板10上以包覆该半导体芯片11与底胶12，以形成一封装结构1a；之后，将一封装基板14以其间距较大的焊垫140通过多个如焊料凸块或铜柱的导电元件15电性结合于该封装结构1a的导电硅穿孔100上，并于该硅中介板10与该封装基板14之间填充另一底胶12’以包覆该些导电元件15；最后，于该封装基板14底侧接置多个焊球16以外接一电路板(图略)。

然而，现有半导体封装件1于制作过程中，该硅中介板10的置晶侧10b上仅设置该半导体芯片11，如图1’所示，且该半导体芯片11未填满于置晶侧10b的全部面积，故当形成该封装胶体13时，该硅中介板10的长边与短边的封装胶体13分配不均，且由于该硅中介板10与该封装胶体13热膨胀系数(coefficientofthermalexpansion，简称cte)的差异过大，即不匹配(mismatch)，致使热循环(thermalcycle)时(如热固化该封装胶体13)，该封装结构1a的边缘会产生严重翘曲(warpage)，导致位于该封装结构1a边缘处的导电元件15之间会发生桥接，因而造成短路，进而造成组装良率下降与可靠度品质降低的问题。

因此，如何克服上述现有技术的问题，实已成目前亟欲解决的问题。

技术实现要素：

鉴于上述现有技术的种种缺失，本发明提供一种电子封装件及其制法，能降低该中介板发生翘曲机率。

本发明的电子封装件，包括：中介板，其具有相对的第一侧与第二侧；电子元件，其设于该中介板的第二侧上并电性连接该中介板；补充件，其设于该中介板的第二侧上且未电性连接该中介板；以及封装层，其形成于该中介板的第二侧上且包覆该电子元件与补充件。

本发明还提供一种电子封装件，包括：中介板，其于一表面定义有置晶区及相对的闲置区；电子元件，其设于该置晶区中并电性连接该中介板；补充件，其设于该闲置区中且未电性连接该中介板；封装层，其形成于该中介板上且包覆该电子元件与补充件。

本发明亦提供一种电子封装件的制法，包括：提供一中介板，其具有相对的第一侧与第二侧；设置至少一电子元件与至少一补充件于该中介板的第二侧上，其中，该电子元件电性连接该中介板，而该补充件未电性连接该中介板；以及形成封装层于该中介板的第二侧上以包覆该电子元件与补充件。

前述的电子封装件及其制法中，还包括将一封装基板设于该中介板的第一侧上，并使该封装基板电性连接该中介板。

前述的电子封装件及其制法中，该电子元件及该补充件所占区域的外围的各侧，其与该中介板边缘的距离为大致相等。

前述的电子封装件及其制法中，该中介板中形成有多个导电穿孔，且该中介板上形成有电性连接该导电穿孔的线路重布结构。

前述的电子封装件及其制法中，形成该补充件的材质为半导体材。

前述的电子封装件及其制法中，该电子元件的上表面与该补充件的上表面外露出该封装层。

前述的电子封装件及其制法中，形成该补充件的材质的热膨胀系数为2至5。

由上可知，本发明的电子封装件及其制法，通过设置补充件于中介板上的闲置区，以减少封装层的使用量，进而降低该中介板发生翘曲的机率，避免良率过低及产品可靠度不佳等问题。

附图说明

图1为现有半导体封装件的剖面示意图；

图1’为图1的局部上视示意图；

图2a至图2d为本发明的电子元件的制法的剖面示意图；以及

图2b’及图2b”为图2b的不同实施例的局部上视示意图。

符号说明：

1半导体封装件

1a封装结构

10硅中介板

10a转接侧

10b置晶侧

100导电硅穿孔

101线路重布层

11半导体芯片

110,210电极垫

111焊锡凸块

12,12’,22,22’底胶

13封装胶体

14,24封装基板

140,240焊垫

15,25导电元件

16,26焊球

2电子封装件

20中介板

20a第一侧

20b第二侧

200导电穿孔

201线路重布结构

201a线路层

201b介电层

21电子元件

21a作用面

21b非作用面

211导电凸块

23封装层

241植球垫

27补充件

a置晶区

b闲置区

c外围

d距离。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

图2a至图2d为本发明的电子封装件2的制法的剖面示意图。

如图2a所示，提供一中介板20，该中介板20定义有相对的第一侧20a与第二侧20b，且该中介板20中具有多个连通该第一与第二侧20a,20b(即贯穿该中介板20)的导电穿孔200。

于本实施例中，该中介板20为含硅的板体，例如，硅中介板(throughsiliconinterposer，简称tsi)或玻璃基板，且该导电穿孔200为导电硅穿孔(through-siliconvia，简称tsv)，其中，该导电穿孔200为铜柱及环绕该铜柱的绝缘材所构成，但有关该导电穿孔200的制作方式繁多，并无特别限制，故于此不再赘述。

此外，该导电穿孔200的两端面分别齐平该中介板20的第一侧20a与第二侧20b。

又，可选择性地于该中介板20的第二侧20b上进行线路重布层(redistributionlayer，简称rdl)制程，以形成一线路重布结构201，且该线路重布结构201电性连接各该导电穿孔200。具体地，该线路重布结构201包含相叠的至少一介电层201b与至少一线路层201a，且该线路层201a电性连接该导电穿孔200。

另外，也可选择性地于该中介板20的第一侧20a上形成多个导电元件25。具体地，该导电元件25为导电凸块。例如，该导电凸块包含有金属柱(如铜柱)及/或焊锡材料，且于该导电凸块与该中介板20间可形成凸块底下金属层(underbumpmetallurgy，简称ubm)，其中该凸块底下金属层的构造与材质因种类繁多且无特别限制，因而不再赘述。

如图2b及图2b’所示，设置至少一电子元件21与至少一补充件27于该中介板20的第二侧20b上，其中，该电子元件21电性连接该中介板20的导电穿孔200，而该补充件27未电性连接该中介板20。也就是，于置放该电子元件21时，同时置放该补充件27于电子元件21的周围，以减少后续封装材的使用量。

于本实施例中，该电子元件21为主动元件、被动元件或其二者组合等，其中，该主动元件为例如半导体芯片，且该被动元件为例如电阻、电容及电感。例如，该电子元件21具有相对的作用面21a与非作用面21b，且该作用面21a具有多个电极垫210，使该些电极垫210通过多个如焊锡材料的导电凸块211以覆晶方式设于该线路重布结构201上并电性连接该线路层201a，再以底胶22包覆该些导电凸块211。

此外，如图2b’所示，该中介板20的第二侧20b的表面定义有相对的置晶区a与闲置区b，其中，该电子元件21位于该置晶区a，而该补充件27位于该闲置区b，以令该电子元件21及该补充件27所占区域的外围c的各侧，其与该中介板20边缘的距离d为相近(约相等)。

又，该补充件27的结构特性为不易变形(即不可变形性或高强度)，且其热膨胀系数(cte)或杨氏模数(young'smodulus)需接近该电子元件21(或硅材)的热膨胀系数或杨氏模数，其中，硅材的热膨胀系数为2.5(于10^-6/k20℃的条件下)，故形成该补充件27的材质的热膨胀系数为2至5(于10^-6/k20℃的条件下)，其可为半导体材，例如，该补充件27可为硅块(dummysilicon)、玻璃块、假芯片(dummydie)或以置晶膜(dieattachfilm，简称daf)黏贴的芯片等构造。

另外，该补充件27的数量、外形及其与电子元件21的相对位置可依需求设计，例如该补充件27设于该电子元件21的至少任两侧的位置或图2b”所示的补充件27设于该电子元件21的其中一侧的位置，且其形状为图2b’或图2b”所示的分离线状或类i字形、或未图示的环状、连续线状或类l形等，故该补充件27的构造种类繁多，并不限于上述。

如图2c所示，形成一封装层23于该中介板20的第二侧20b的线路重布结构201上，使该封装层23包覆该电子元件21、底胶22与补充件27，以形成一电子封装件2。

于本实施例中，形成该封装层23的材质为聚酰亚胺(polyimide，简称pi)、干膜(dryfilm)、环氧树脂(epoxy)或封装材。

此外，该电子元件21的非作用面21b外露于该封装层23，例如，该电子元件21的非作用面21b齐平该封装层23的上表面。

又，该补充件27亦可外露于该封装层23，例如，该补充件27的上表面齐平该封装层23的上表面。该补充件27的高度(或厚度)可与该电子元件21的高度(或厚度)约略相同。

如图2d所示，将一封装基板24设于该中介板20的第一侧20a上，并使该封装基板24电性连接该中介板20的导电穿孔200。

于本实施例中，该封装基板24以其焊垫240通过导电元件25电性连接该该中介板20的导电穿孔200，并于该中介板20与该封装基板24之间形成另一底胶22’以包覆该些导电元件25。

此外，于该封装基板24底侧的植球垫241上接置多个焊球26以外接一如电路板的电子装置(图略)。

本发明的电子封装件2的制法主要通过形成该封装层23之前，先设置cte近似该电子元件21(或硅芯片材)的补充件27，以令该补充件27位于该中介板上未为该电子元件21所占区域，且令该电子元件21及该补充件27所占区域的外围c间隔该中介板20周围的距离d相近，藉以减少该封装层23的使用量，以降低发生翘曲的机率。

换言之，通过该补充件27抑制该封装层23与该电子元件21之间因cte不匹配所造成的翘曲，也就是该封装层23内的应力可分散至该补充件27，以改善该中介板20的翘曲程度，且可针对不同的电子封装件2，调整该补充件27的尺寸或排列方式以最佳化翘曲数值。

因此，相比于现有技术，本发明的制法能降低该电子封装件2发生翘曲机率，因而能避免位于边缘处的导电元件25之间发生桥接而所造成的短路问题，亦或边缘处的导电元件25无法与外部连接的问题，进而避免组装良率下降与可靠度品质降低的问题。

本发明还提供一种电子封装件2，包括：一封装基板24、一中介板20、至少一电子元件21、至少一补充件27以及封装层23。

所述的中介板20具有相对的第一侧20a与第二侧20b、及多个连通该第一侧20a与第二侧20b的导电穿孔200，其中，该中介板20以其第一侧20a设于该封装基板24上，且该封装基板24电性连接该导电穿孔200。

所述的电子元件21设于该中介板20的第二侧20b上并电性连接该导电穿孔200。

所述的补充件27设于该中介板20的第二侧20b上且未电性连接该中介板20。

所述的封装层23形成于该中介板20的第二侧20b上且包覆该电子元件21与补充件27，以通过该补充件27设于该第二侧20b上而减少该封装层23的体积，因而降低中介板20发生翘曲机率。

于一实施例中，该中介板20为含硅的板体。

于一实施例中，该中介板20的第二侧20b定义有一置晶区a与闲置区b，且该电子元件21位于该置晶区a，而该补充件27位于该闲置区b。

于一实施例中，该中介板20的第二侧20b上形成有电性连接该导电穿孔200的线路重布结构201，以令该电子元件21结合于该线路重布结构201上并电性连接该线路重布结构201，且该线路重布结构201未电性连接该补充件27。

于一实施例中，形成该补充件27的材质为半导体材。

综上所述，本发明的电子封装件及其制法，是通过该补充件的设计，以减少该封装层的使用量，因而降低该中介板发生翘曲机率，故能提升产品良率及可靠度。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。