本发明涉及半导体制造领域，尤其涉及一种检测接触孔底部钨栓缺失缺陷的方法。
背景技术：
随着集成电路工艺的发展，半导体工艺器件尺寸不断微缩，接触孔的填充越来越成为制约产品良率的关键工艺步骤。在28nm产品研发过程中，接触孔底部钨缺失缺陷会导致严重的良率损失，这成为了制约28nm产品良率提升的技术瓶颈。缺失缺陷位置在扫描电子显微镜(scanningelectronmicroscope，sem)下的图像如图1所示，缺失缺陷位置在透射电子显微镜(transmissionelectronmicroscope，tem)下的图像如图2所示。
这一缺陷在常规条件下，由于缺陷位于钨栓底部，光学扫描无法检测；同时底部金属粘结层生长正常，可以使电子导通，受到电子束扫描极限能力以及各方面因素的制约，很难建立有效的缺陷监控方法，尤其是当接触孔关键尺寸(cd)较大时尤为如此。
技术实现要素：
针对上述问题，本发明提供了一种检测接触孔底部钨栓缺失缺陷的方法，应用于半导体检测阶段，其中，包括以下步骤：
步骤s1、对一晶圆进行离子注入，形成阱区；
步骤s2、在所述晶圆表面生长一金属硅化物层；
步骤s3、在所述金属硅化物表面形成一层间介质层，在所述层间介质层内形成钨栓；
步骤s4、使用一检测机台对所述晶圆进行缺陷检测。
其中，所述步骤s1中所述离子注入方式为n-well/p-sd或n-well/n-sd或p-well/p-sd。
其中，所述步骤s1中所述离子注入无需使用光罩。
其中，所述步骤s1中对所述晶圆处理的关键工艺及尺寸均模拟被检测产品的6tsram结构特征。
其中，所述步骤s3中对所述晶圆处理的关键工艺及尺寸均模拟被检测产品的6tsram结构特征。
其中，所述关键工艺及尺寸包括离子注入、硅化镍工艺及接触孔尺寸。
其中，所述步骤s3包括以下分步骤：
步骤s31、于所述金属硅化物层表面淀积一层间介质层；
步骤s32、于所述层间介质层表面淀积一掩膜层，图案化所述掩膜层，在所述层间介质层的预定位置形成工艺窗口；
步骤s33、通过所述掩膜层对所述层间介质层进行刻蚀，贯通所述层间介质层，停留在所述金属硅化物层表面；
步骤s34、去除所述掩膜层；
步骤s35、于所述层间介质层表面和所述金属硅化物层表面淀积一金属钨层；
步骤s36、对所述金属钨层进行平坦化处理，得到所述钨栓。
其中，所述步骤s4之前还包括一对所述晶圆表面进行研磨，使所述钨栓变短的步骤。
其中，所述研磨为过研磨，所述过研磨的比例为常规研磨量的110％以上。
其中，所述检测机台为电子束扫描机台，所述检测机台的检测电流大于30na。
有益效果：通过建立陷检测结构与对应的工艺流程，并调试对应的电子束扫描条件，建立针对以上问题的在线监控数据指标，从而为良率提升和产品研发做出贡献。
附图说明
图1现有技术中良率失效位置在sem下的图像；
图2现有技术中良率失效位置在tem下的图像；
图3常规晶圆不同类型接触孔在电子束扫描下，缺陷信号强度随接触孔长度的变化趋势示意图；
图4现有技术中有源区(aa)、多晶硅(poly)和金属互连层(ct)的连接示意图；
图5现有技术结构经扫描得到的接触孔亮度示意图；
图6本发明中有源区和金属互连层的连接示意图；
图7本发明制成的结构在相同扫描条件下的接触孔亮度示意图；
图8本方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
在一个较佳的实施例中，如图8所示，提出了一种检测接触孔底部钨栓缺失缺陷的方法，应用于半导体检测阶段，其中，包括以下步骤：
步骤s1、对一晶圆进行离子注入，形成阱区；
步骤s2、在所述晶圆表面生长一金属硅化物层；
步骤s3、在所述金属硅化物表面形成一层间介质层，在所述层间介质层内形成钨栓；
步骤s4、使用一检测机台对所述晶圆进行缺陷检测。
上述技术方案中，通过建立陷检测结构与对应的工艺流程，并调试对应的电子束扫描条件，建立针对以上问题的在线监控数据指标，从而为良率提升和产品研发做出贡献。
现有技术中aa、poly和ct的连接示意图如图4所示，包括aa41、poly42、ct43,；在一个较佳的实施例中，本发明制作的结构中aa和ct的连接示意图如图6所示，包括ct61、aa62。
在一个较佳的实施例中，在步骤s1不使用任何光罩，对晶圆表面进行离子注入；作为一可选的实施方式，离子注入的方式可以使用n-well/p-sd或n-well/n-sd或p-well/p-sd。
上述技术方案中，完成离子注入后的整片晶圆中的电子可以在后续的电子束正电势条件下从衬底方向获得无限补给；并且，对整片晶圆进行相同离子的注入可以降低缺陷检测的背景噪音。
在一个较佳的实施例中，离子注入工艺需完全模拟被检测产品的6tsram结构特征。
上述技术方案中，6tsram结构是指由6个场效应管组成，且strm中的每一bit存储在由4个场效应管构成的两个交叉耦合的反相器中；另外两个场效应管作为存储基本单元到用于读写的位线(bitline)的控制开关的结构。
在一个较佳的实施例中，在步骤s2于晶圆表面生长一金属硅化物层。作为一可选的实施方式，所述金属硅化物层可以为镍化硅。
上述技术方案中，生长金属硅化物层的工艺要求与尺寸需完全模拟被检测产品的6tsram结构特征。
在一个较佳的实施例中，在步骤s3于金属硅化物层表面淀积一层间介质层和一掩膜层；图案化掩膜层，在欲形成钨栓的位置打开工艺窗口；随后，通过开窗的掩膜层对层间介质层进行刻蚀，贯通层间介质层并停留在金属硅化物层表面，形成接触孔；然后去除掩膜层，进行金属钨的淀积；淀积完成后，对表面进行平坦化，得到钨栓。
上述技术方案中，形成接触孔的工艺、接触孔形成后的尺寸、平坦化工艺的参数等都需要完全模拟被检测产品的6tsram结构特征。
在一个较佳的实施例中，如图3所示，因缺陷信号强度随接触孔的长度变化会有相应变化，所以为了提高缺陷信号强度，可以在检测前对所述晶圆表面进行过研磨，也可以选择不进行过研磨过程，直接进行下一步的缺陷检测。
上述技术方案中，过研磨的比例可以为常规研磨的110％以上。
步骤s4、使用检测机台对平坦化或过研磨后的晶圆进行电子束扫描以检测缺陷。检测过程中，所述检测机台所使用的电流应使用较大的电流条件。作为一可行的实施例，所使用的电流可以大于30na。
上述技术方案中，在相同扫描条件下，现有常规结构的接触孔亮度示意图如图5所示，包括钨栓51、暗孔52、亮孔53、栅极氧化层54、p型掺杂55、n阱区56、n型掺杂57和p阱区58；本发明制作的结构的接触孔亮度示意图如图7所示，包括钨栓71、暗孔72、亮孔73、栅极氧化层74、金属硅化物层75、p型掺杂76和n阱区77。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。