半导体结构及其形成方法与流程

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术：

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度、以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此，随着半导体器件的元件密度和集成度提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(finfet)，鳍式场效应晶体管是一种常见的多栅器件。鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层的顶部表面低于鳍部的顶部表面，且覆盖所述鳍部的部分侧壁；位于隔离层表面、以及鳍部部分侧壁和顶部表面的栅极结构；位于所述栅极结构两侧鳍部内的源区和漏区。

然而，现有的鳍式场效应晶体管的性能较差。

技术实现要素：

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高半导体器件的性能。

为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有初始鳍部，所述初始鳍部内具有第一原子和第二原子；对所述初始鳍部的顶部进行浓缩处理，形成鳍部和位于鳍部上的第一材料层，所述鳍部中第二原子具有第一原子百分比浓度，所述第一材料层中的第二原子具有第二原子百分比浓度，所述第二原子百分比浓度大于第一原子百分比浓度，且所述第二原子与氧原子之间的结合力大于第一原子与氧原子之间的结合力；对所述鳍部的侧壁、以及第一材料层侧壁和顶部表面进行氧化以形成界面层。

可选的，所述初始鳍部的材料包括硅锗，所述第一原子为锗原子，所述第二原子为硅原子；所述初始鳍部内第一原子的原子百分比浓度为25％～65％。

可选的，所述浓缩处理的工艺包括退火工艺；所述退火工艺的参数包括：温度为450摄氏度～650摄氏度，时间为20分钟～240分钟，压强为1托～760托，环境气体包括氧气。

可选的，所述第一材料层的材料为硅。

可选的，所述第一材料层的厚度为：2纳米～4纳米。

可选的，所述浓缩处理还包括在鳍部和第一材料层之间形成第二材料层，所述第二材料层中第一原子的原子百分比浓度大于鳍部中第一原子的原子百分比浓度。

可选的，所述第二材料层的材料包括硅锗，所述第二材料层中第一原子的原子百分比浓度为：50％～75％。

可选的，所述第二材料层的厚度为：1纳米～7纳米。

可选的，所述基底上还具有绝缘层；所述初始鳍部的形成方法包括：在所述绝缘层上形成鳍部材料层，所述鳍部材料层上具有图形层，所述图形层暴露出部分鳍部材料层；以所述图形层为掩膜，刻蚀所述鳍部材料层，直至暴露出绝缘层，形成初始鳍部。

可选的，所述鳍部材料层的材料包括硅锗，所述第一原子包括锗原子，所述鳍部材料层中第一原子的原子百分比浓度为25％～65％；所述鳍部材料层的形成工艺包括：外延生长工艺；所述鳍部材料层的厚度为：10纳米～70纳米。

可选的，所述基底包括第一区和第二区；所述第一区用于形成外围区器件，所述第二区用于形成核心区器件；所述界面层包括位于第一区的第一界面层和位于第二区的第二界面层，所述第一界面层的厚度大于第二界面层的厚度。

可选的，所述第一界面层的材料包括氧化硅；所述第一界面层的形成工艺包括原位水汽生成工艺；所述第一界面层的厚度为：10埃～20埃。

可选的，所述第二界面层的材料包括氧化硅；所述第二界面层的形成工艺包括化学氧化工艺；所述第二界面层的厚度为5埃～15埃。

可选的，所述第一界面层和第二界面层的形成步骤包括：对所述鳍部侧壁、以及第一材料层侧壁和顶部进行氧化以形成第一界面膜；去除第二区第一界面膜，在所述第一区鳍部侧壁、以及第一区第一材料层的侧壁和顶部形成第一界面层；形成所第一界面层之后，在第二区所述鳍部侧壁、以及第二区第一材料层的侧壁和顶部形成第二界面层。

本发明还提供一种半导体结构，其特征在于，包括：基底，所述基底上具有鳍部，所述鳍部内具有第一原子和第二原子，所述鳍部中第二原子具有第一原子百分比浓度；位于所述鳍部上的第一材料层，所述第一材料层中第二原子具有第二原子百分比浓度，所述第二原子百分比浓度大于第一原子百分比浓度；位于鳍部侧壁、以及第一材料层侧壁和顶部表面的界面层。

可选的，所述鳍部的材料包括硅锗，所述第一原子为锗原子，第二原子为硅原子；所述鳍部内第一原子的原子百分比浓度为25％～65％。

可选的，所述第一材料层的材料为硅。

可选的，所述第一材料层的厚度为：2纳米～4纳米。

可选的，所述界面层的材料包括氧化硅。

可选的，所述第一材料层和鳍部之间还包括第二材料层；所述第二材料层中第一原子的原子百分比浓度大于鳍部中第一原子的原子百分比浓度；所述第二材料层的材料包括硅锗，所述第二材料层中第一原子的原子百分比浓度为50％～75％。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明技术方案提供的半导体结构的形成方法中，形成所述界面层之前，对所述初始鳍部的顶部表面进行浓缩处理，形成鳍部和第一材料层。所述鳍部内第二原子具有第一原子百分比浓度，所述第一材料层内第二原子具有第二原子百分比浓度，所述第二原子百分比浓度大于第一原子百分比浓度，且所述第二原子与氧原子的结合能力大于第一原子与氧原子的结合能力，使得后续氧化第一材料层形成的界面层陷阱电荷较少，因此，所述界面层与后续形成的栅介质层之间的界面态良好，则晶体管在在强电场和高温条件下进行工作时，有利于降低半导体器件的不稳定性，提高使用寿命。

进一步，所述浓缩处理还包括在鳍部和第一材料层之间形成第二材料层，所述第二材料层中所述第一原子的原子百分比浓度大于鳍部中第一原子的原子百分比浓度。而晶体管载流子的迁移率与第一原子的原子百分比浓度相关。具体的，第一原子的原子百分比浓度越高，晶体管载流子的迁移率越高。因此，所述第二材料层中第一原子的原子百分比浓度较高，使得所形成的晶体管的载流子的迁移率较高，有利于提高晶体管的性能。

进一步，所述鳍部材料层材料包括硅锗，采用外延生长工艺形成所述鳍部材料层，使得鳍部材料层具有最大厚度。所述第一原子为锗原子，所述鳍部材料层中第一原子的原子百分比浓度较低，使得第二基底部的最大厚度较大，而所述第二基底部的最大厚度决定后续形成的鳍部的高度，因此，鳍部的高度较高。所述鳍部的高度较高，使得所述方法形成的栅极结构的沟道区横截面积较大，则沟道区之间的接触电阻较小，有利于提高晶体管的性能。

附图说明

图1是一种p型鳍式场效应晶体管的结构示意图；

图2至图14是本发明半导体结构的形成方法一实施例各步骤的结构示意图。

具体实施方式

正如背景技术所述，所述p型鳍式场效应晶体管的性能较差。

图1是一种p型鳍式场效应晶体管的结构示意图。

请参考图1，基底100，所述基底100上具有绝缘层101，所述绝缘层101上具有鳍部102；覆盖鳍部102侧壁和顶部表面的界面层103。

上述p型鳍式场效应晶体管结构中，为了提高p型鳍式场效应晶体管沟道区的载流子迁移率，采用硅锗作为所述鳍部102的材料。而载流子迁移率的大小与锗原子的浓度密切相关。具体的，当所述锗原子的原子百分比浓度小于25％时，载流子的迁移率较低，不利于提高p型鳍式场效应晶体管电学性能；相反的，当锗原子的原子百分比浓度大于25％时，则有利于提高p型鳍式场效应晶体管电学性能。

所述鳍部102的形成步骤包括：形成鳍部材料层，所述鳍部材料层上具有掩膜层，所述掩膜层暴露出部分鳍部材料层的顶部表面；以所述掩膜层为掩膜，刻蚀所述鳍部材料层，直至暴露出绝缘层101的顶部表面，形成所述鳍部102。其中，所述鳍部材料层的形成工艺包括：外延生长工艺。所述鳍部材料层的材料为硅锗，采用外延生长工艺形成所述鳍部材料层，使得所述鳍部材料层具有最大厚度，且所述最大厚度的大小随锗原子浓度增加而减小。

具体的，当锗原子的原子百分比浓度大于65％时，所述鳍部材料层的最大厚度较小。由于所述鳍部材料层用于后续形成鳍部102，因此，所述鳍部102的高度较小。当所述鳍部102的高度较小，使得p型鳍式场效应晶体管沟道的横截面积较小，则p型鳍式场效应晶体管沟道区的电阻较大，不利于提高p型鳍式场效应晶体管的性能。

一种提高载流子迁移率的同时，增加鳍部102高度的方法包括：锗原子的原子百分比浓度为：25％～65％。所述界面层103的形成步骤包括：对所述鳍部102的侧壁和顶部表面氧化以形成界面层103。在形成所述界面层103的过程中，锗原子和硅原子均与氧结合，其中，锗原子与氧原子结合为二氧化锗，而二氧化锗遇水易发生水解，使得所形成的界面层103表面具有陷阱电荷。并且，所述鳍部102中锗原子的原子百分比浓度较高，因此，界面层103表面的陷阱电荷较多，则所述方法形成的p型鳍式场效应晶体管在强电场和高温条件下进行工作时，易引起p型鳍式场效应晶体管产生负偏压不稳定性(negativebiastemperatureinstability，nbti)。

为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：所述初始鳍部内具有第一原子和第二原子；对所述初始鳍部进行浓缩处理，形成鳍部和位于鳍部上的第一材料层，所述鳍部中第二原子具有第一原子百分比浓度，所述第一材料层中第二原子具有第二原子百分比浓度，所述第二原子百分比浓度大于第一原子百分比浓度，且所述第二原子与氧原子的结合力大于第一原子与氧原子的结合力；对所述鳍部的侧壁、以及第一材料层侧壁和顶部进行氧化以形成界面层。所述方法有利于降低晶体管的性能不稳定性。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2至图14是本发明半导体结构的形成方法一实施例各步骤的结构示意图。

请参考图2，提供基底200，所述基底200上具有鳍部材料层202，所述鳍部材料层202内具有第一原子和第二原子。

在本实施例中，所述基底200的材料包括：硅。

在本实施例中，所述鳍部材料层202的材料为硅锗，所述第一原子为锗原子，所述第二原子为硅原子。

所述第一原子用于提高晶体管载流子的迁移率。

所述鳍部材料层202的形成工艺包括外延生长工艺；所述外延生长工艺的参数包括：反应气体包括硅源气体和锗源气体，所述硅源气体包括sih4，所述硅源气体的流量为10标准毫升/分钟～100标准毫升/分钟，所述锗源气体包括geh4，所述锗源气体的流量为20标准毫升/分钟～120标准毫升/分钟。

采用外延生长工艺形成所述鳍部材料层202，使得鳍部材料层202具有最大厚度。所述最大厚度与鳍部材料层202中第一原子的原子百分比浓度相关。具体的，所述鳍部材料层202中第一原子的原子百分比浓度越高，所述最大厚度越小。

在本实施例中，所述鳍部材料层202内第一原子的原子百分比浓度为：25％～65％，由于所述鳍部材料层202内第一原子的原子百分比浓度相对较低，因此，采用外延生长工艺形成鳍部材料层202的最大厚度较大，所述鳍部材料层202的最大厚度决定鳍部材料层202的厚度，因此，所述鳍部材料层202的厚度较厚。

在本实施例中，所述鳍部材料层202的厚度为：10纳米～70纳米，所述鳍部材料层202的厚度决定后续形成的鳍部的高度。

另外，所述鳍部材料层202内第一原子的原子百分比浓度不至于过低，即：所述鳍部材料层202内第一原子的原子百分比浓度相对较高，使得所形成的p型鳍式场效应晶体管的沟道内载流子的迁移率较高，有利于提高p型鳍式场效应晶体管的电学性能。

在本实施例中，所述基底200和鳍部材料层202之间还具有绝缘层201。

所述绝缘层201的材料包括氧化硅。所述绝缘层201用于实现后续形成的鳍部与基底200之间的电隔离。

在本实施例中，所述鳍部材料层202的顶部表面具有缓冲膜203，所述缓冲膜203上具有图形膜(advancedpatternfilm，apf)204。

在其他实施例中，所述鳍部材料层上仅具有图形膜。

所述缓冲膜203的材料包括：氧化硅，所述缓冲膜203的形成工艺包括：化学气相沉积工艺。

所述缓冲膜203的作用包括：一方面，所述缓冲膜203用于作为图形膜204和鳍部材料层202之间的缓冲层；另一方面，所述缓冲膜203用于作为后续形成图形层的停止层。

所述图形膜204的材料包括：无定形碳，所述图形膜204的形成工艺包括：沉积工艺。

所述图形膜204用于后续形成图形层。

所述图形膜204上具有第一掩膜层(图中未示出)，所述第一掩膜层暴露出部分图形膜204的顶部表面。

所述第一掩膜层的材料包括：氮化硅，所述第一掩膜层的形成工艺包括：化学气相沉积工艺。所述第一掩膜层用于后续形成图形层的掩膜。

在本实施例中，所述基底200包括第一区a和第二区b，所述第一区a用于形成外围区p型鳍式场效应晶体管，所述第二区b用于形成核心区p型鳍式场效应晶体管。

在其他实施例中，所述基底仅包括第一区，所述第一区用于形成外围区p型鳍式场效应晶体管；或者，所述第一区用于形成核心区p型鳍式场效应晶体管。

请参考图3，以所述第一掩膜层为掩膜，刻蚀所述图形膜204(见图2)，直至暴露出缓冲膜203(见图2)，形成图形层206；以所述图形层206和第一掩膜层为掩膜，刻蚀所述缓冲膜203，直至暴露出鳍部材料层202，形成缓冲层205；形成所述缓冲层205之后，去除第一掩膜层。

以所述第一掩膜层为掩膜，刻蚀所述图形膜204的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。

以所述图形层206和第一掩膜层为掩膜，刻蚀所述缓冲膜203的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。

所述图形层206和缓冲层205作为后续形成鳍部的掩膜层。

去除第一掩膜层的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。

请参考图4，以所述图形层206和缓冲层205为掩膜，刻蚀所述鳍部材料层202，直至暴露出绝缘层201，形成初始鳍部207；形成所述初始鳍部207之后，去除所述图形层206和缓冲层205。

以所述图形层206和缓冲层205为掩膜，刻蚀所述鳍部材料层202的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。

所述初始鳍部207的高度是由鳍部材料层202(见图3)的厚度所决定，因此，所述初始鳍部207的高度为：10纳米～70纳米，所述初始鳍部207的高度较高，使得所述方法形成的晶体管的沟道区的横截面积较大，有利于降低晶体管的电阻。

去除所述图形层206的工艺包括：干法刻蚀工艺、湿法刻蚀工艺和灰化工艺中的一种或者多种组合。

去除所述缓冲层205的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者多种组合。

所述初始鳍部207的材料包括硅锗，所述初始鳍部207内具有第一原子和第二原子，所述第一原子为锗原子，所述第二原子为硅原子，所述初始鳍部207内第一原子的原子百分比浓度为：25％～65％。

所述初始鳍部207用于后续形成鳍部、位于鳍部上的第二材料层、以及位于第二材料层上的第一材料层。

请参考图5，在所述初始鳍部207的侧壁形成侧墙208。

所述侧墙208的形成步骤包括：在所述绝缘层201、以及初始鳍部207的侧壁和顶部表面形成侧墙膜；去除绝缘层201和初始鳍部207顶部的侧墙膜，形成所述侧墙208。

所述侧墙膜的材料包括：氮化硅，所述侧墙膜的形成工艺包括：原子层沉积工艺。

所述侧墙208用于保护鳍部207的侧壁。

请参考图6，对所述初始鳍部207顶部进行浓缩处理，形成鳍部227和位于鳍部227上的第一材料层210，所述鳍部227内第二原子具有第一原子百分比浓度，所述第一材料层210内第二原子具有第二原子百分比浓度，所述第二原子百分比浓度大于第一原子百分比浓度，且第二原子与氧原子的结合能力大于第一原子与氧原子的结合能力。

在本实施例中，所述初始鳍部207的材料为硅锗，所述浓缩处理的工艺包括：退火工艺；所述退火工艺的参数包括：温度为450摄氏度～650摄氏度，时间20分钟～240分钟，压强为1托～760托，环境气体包括氧气，氧气的质量分数为0.001％～1％。所述第一材料层210的材料为硅。

由于所述第二原子百分比浓度大于第一原子百分比浓度，且第二原子与氧原子的结合能力大于第一原子与氧原子的结合能力，因此，后续氧化第一材料层210形成的界面层的陷阱电荷较少，则晶体管在强电场和高温条件下进行工作时，有利于降低半导体器件的不稳定性，提高使用寿命。

所述第一材料层210的厚度为：2纳米～4纳米。

所述浓缩处理过程中，还包括：在鳍部227和第一材料层210形成第二材料层209，所述第二材料层209内第一原子的原子百分比浓度大于鳍部227内的第一原子的原子百分比浓度。

在本实施例中，所述鳍部227的材料为硅锗，所述第一原子为锗原子，所述第二原子为硅原子，所述鳍部227内第一原子的原子百分比浓度为：25％～65％。

在本实施例中，所述第二材料层209内第一原子的原子百分比浓度50％～75％，所述第二材料层209内的第一原子的原子百分比浓度较大，有利于提高载流子的迁移率，因此，有利于提高晶体管的电学性能。并且，形成所述初始鳍部207之后，对初始鳍部207的顶部表面进行浓缩，使得初始鳍部207的高度不因所述第一原子的浓度过高而难以长高。所述初始鳍部207的高度较高，使得所形成的半导体器件的沟道横截面积较大，有利于降低半导体器件的电阻。

所述第二材料层209的厚度为：1纳米～7纳米。

采用所述浓缩处理形成第一材料层210和第二材料层209的原理包括：在所述退火工艺过程中，所述初始鳍部207中的第二原子向初始鳍部207的顶部表面发射，形成呈富含第二原子状态的第一材料层210。相应的，所述初始鳍部207中的第二原子向初始鳍部207的顶部表面发射，使得位于所述第一材料层210底部初始鳍部207内的第二原子的原子百分比浓度减少，则第一材料层210底部初始鳍部207内第一原子的原子百分比浓度提高，即在第一材料层210下方形成第二材料层209。

在所述退火工艺过程中，第一材料层210的顶部被氧化为氧化层211。所述氧化层211的材料包括：氧化硅。

请参考图7，去除所述侧墙208(如图6所示)和氧化层211(如图6所示)。

去除所述侧墙208的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。

去除所述侧墙208，有利于暴露出鳍部207和界面层210的侧壁。

去除所述氧化层211的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。

去除所述氧化层211，有利于暴露出界面层210顶部表面。

去除所述侧墙208和氧化层211之后，还包括：对所述鳍部227侧壁、第一材料层210的侧壁和顶部表面进行氧化以形成界面层。

在本实施例中，所述基底200包括第一区a和第二区b，所述界面层包括位于第一区a的第一界面层和位于第二区b的第二界面层，所述第一界面层的厚度大于第二界面层的厚度。所述第一界面层和第二界面层的形成步骤具体请参考图8至13。

请参考图8，去除所述侧墙208(如图6所示)和氧化层211(如图6所示)之后，对第一区a和第二区b所述鳍部227的侧壁、以及第一材料层210的侧壁和顶部表面进行氧化以形成第一界面膜212。

所述第一界面膜212的材料包括：氧化硅，所述第一界面膜212的形成工艺包括：原位水汽生成工艺；所述原位水汽生成工艺的参数包括：温度为900摄氏度～1100摄氏度，压力为0.1毫米汞柱～100毫米汞柱，h2的体积流量为0.2标准升/分钟～20标准升/分钟，o2的体积流量为5标准升/分钟～100标准升/分钟，时间为5秒～300秒。

在本实施例中，所述第一材料层210的材料为硅，经所述原位水汽生成工艺形成氧化硅，氧化硅中硅与氧的结合能力较强，即：第一界面膜212中第二原子与氧原子的结合能力较强。所述第一界面膜212用于后续形成第一界面层，因此，所述第一界面层中第二原子与氧原子的结合能力较强，则所述第一界面层与后续形成的栅介质层的界面处的陷阱电荷较少，则晶体管在强电场和高温条件下进行工作时，有利于降低晶体管的偏压不稳定性。

所述第一界面膜212的厚度为：10埃～20埃。

在本实施例中，所述第一区a用于形成外围区p型鳍式场效应晶体管，所述第一界面膜212的厚度较厚，有利于提高第一区a器件的性能；所述第二区b用于形成核心区p型鳍式场效应晶体管，所述第一界面膜212的厚度较厚，不利于提高第一区a器件的性能，因此，位于第二区b的第一界面膜212作为第二区b器件的伪栅介质层。

请参考图9，在所述第一界面膜212上形成伪栅极层213。

所述伪栅极层213的形成步骤包括：在所述第一界面膜212和绝缘层201上形成伪栅极膜，所述伪栅极膜上具有第二掩膜层(图中未示出)；以所述第二掩膜层为掩膜，刻蚀所述伪栅极膜，直至暴露出第一界面膜212，形成所述伪栅极层213。

所述伪栅极膜的材料包括：硅，所述伪栅极膜的形成工艺包括：化学气相沉积工艺。

所述第二掩膜层的材料包括：氮化硅，所述第二掩膜层作为形成伪栅极层213的掩膜。

请参考图10，在所述绝缘层201上形成介质层214，所述介质层214覆盖伪栅极层213和第一界面膜212的侧壁，且所述介质层214暴露出伪栅极层213的顶部表面。

所述介质层214的形成步骤包括：在所述绝缘层201上、第一界面膜212的侧壁、以及伪栅极层213的侧壁和顶部表面形成介质膜；平坦化所述介质膜，直至暴露出伪栅极层213的顶部表面，形成所述介质层214。

所述介质膜的材料包括：氧化硅，所述介质膜的形成工艺包括：化学气相沉积工艺。

平坦化所述介质膜的工艺包括：化学机械研磨工艺。

所述介质层214用于实现半导体不同期间之间的电隔离。

请参考图11，去除所述伪栅极层213(如图10所示)，在介质层214内形成伪栅开口215。

去除所述伪栅极层213的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。

所述伪栅开口215用于后续容纳栅介质层以及位于栅介质层的栅极层。

请参考图12，在第一区a所述伪栅开口215(见图11)内形成光刻胶216；以所述光刻胶216为掩膜，去除第二区b的第一界面膜212，在所述第一区a鳍部侧壁、以及第一区a第一材料层210的侧壁和顶部形成第一界面层222(见图11)。

所述光刻胶216用于保护第一区a的第一界面膜212。

去除第二区b的第一界面膜212的意义在于：所述第二区b用于形成核心区p型鳍式场效应晶体管，所述第一界面膜212的厚度较厚，不利于提高第二区b器件的性能，去除第二区b的第一界面膜212，有利于后续形成适合第二区b器件要求的第二界面层。

请参考图13，去除第二区b的第一界面膜212之后，对所述第二区b的鳍部207的部分侧壁、以及第二区b第一材料层210的侧壁和顶部表面进行氧化以形成第二界面层217。

所述第二界面层217的材料包括：氧化硅，所述第二界面层217的形成工艺包括：化学氧化工艺，所述化学氧化工艺的参数包括：反应物包括双氧水和臭氧。

所述第一材料层210的材料包括硅，所述第一材料层210经化学氧化工艺形成部分所述第二界面层217，所述第一材料层210的材料为氧化硅，氧化硅中硅与氧的结合能力较强，即：第二界面层217中第二原子与氧原子的结合能力较强，则第二界面层217与后续形成的栅介质层之间的界面处的陷阱电荷较少，则第二区b半导体器件在强电场和高温条件下进行工作时，有利于降低半导体器件的负偏压不稳定性。

所述第二界面层217用于改善位于第二区b的鳍部227与后续形成的栅介质层的界面态。所述第二界面层217的厚度为：5埃～15埃，所述第二界面层217的厚度较薄，因此，有利于提高第二区b器件的性能。

请参考图14，在所述伪栅开口215(见图11)内的第一界面层222和第二界面层217上形成栅介质层218；在所述栅介质层218上形成栅极层219。

形成所述栅介质层218之前，还包括：去除光刻胶216(如图13所示)。

去除所述光刻胶216的工艺包括：干法刻蚀工艺、湿法刻蚀工艺和灰化工艺。

所述栅介质层218和栅极层219的形成步骤包括：在所述伪栅开口215内和介质层214上形成栅介质膜；在所述栅介质膜上形成栅极膜；平坦化所述栅极膜和栅介质膜，直至暴露出介质层214的顶部表面，形成栅介质层218和位于栅介质层218上的栅极层219。

所述栅介质膜为高k介质材料，所述k值范围：k大于3.9。在本实施例中，所述栅介质膜的材料为氧化铪，相应的，栅介质层218的材料为氧化铪。

在其他实施例中，所述栅介质膜的材料包括：氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝，相应的，栅介质层的材料包括：氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。

所述栅极膜的材料为金属，如：钨、铝、铜、钛、银、金、铅或者镍。相应的，所述栅极层219的材料包括：钨、铝、铜、钛、银、金、铅或者镍。

相应的，本发明还提供一种采用上述方法形成的半导体结构，请继续参考图13，包括：

基底200，所述基底200上具有鳍部227，所述鳍部227内具有第一原子和第二原子，所述鳍部227内第二原子具有第一原子百分比浓度；

位于所述鳍部227上的第一材料层210，所述第一材料层210中第二原子具有第二原子百分比浓度，且所述第二原子百分比浓度大于第一原子百分比浓度；

位于鳍部207侧壁、以及第一材料层210侧壁和顶部表面的界面层。

所述鳍部227的材料包括硅锗，所述第一原子为锗原子，第二原子为硅原子；所述鳍部227内第一原子的原子百分比浓度为25％～65％。

所述第一材料层210的材料为硅。

所述第一材料层210的厚度为：2纳米～4纳米。

所述界面层的材料包括氧化硅。

所述第一材料层210和鳍部227之间还包括第二材料层209；所述第二材料层209中第一原子的原子百分比浓度大于鳍部227中第一原子的原子百分比浓度；所述第二材料层209中第一原子的原子百分比浓度为50％～75％。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。