本发明涉及集成电路制造领域，尤其涉及一种cmos器件及其形成方法。
背景技术：
随着半导体技术的发展，半导体相关器件及集成电路芯片的尺寸按照比例不断缩小。当单个晶体管尺寸达到物理极限后，晶体管就难以再按照以往的方式和速度发展下去。如何提高器件性能成为了器件设计的一个核心问题，为此，应变硅技术被引入，应变硅技术的对器件性能的作用十分明显，其广泛应用于改进晶体管载流子迁移率的半导体器件上，从而改善了半导体器件的性能。
场效应晶体管中影响其性能的重要因素是载流子迁移率，不同种类的应力对不同种类的载流子迁移率的影响不同。具体来讲，对器件的沟道施加压应力，会对空穴的迁移率有较大提升，但是，相反的会降低电子的迁移率；而对器件的沟道施加张应力，会对电子的迁移率有较大提升，但是，相反的会降低空穴的迁移率。
因此，如何达到同时提升pmos器件性能与nmos器件性能的效果这一技术问题成为了cmos器件制备领域的研究重点，同时，也期望能实现器件性能高、与cmos工艺兼容性好以及工艺成本相对较低的效果，因此，仍需进一步改善cmos器件的形成方法以进一步提升cmos器件的性能。
技术实现要素：
本发明的目的在于提供一种cmos器件及其形成方法，以解决现有技术中cmos的形成方法不能较好的同时提升nmos和pmos器件性能的问题，进而达到提升cmos器件整体性能的效果。
本发明提出的cmos器件的形成方法如下：
提供一基底，在所述基底上定义有一pmos有源区和一nmos有源区；
在所述基底中形成多个隔离沟槽，所述多个隔离沟槽位于所述nmos有源区和所述pmos有源区的外围；
在所述pmos有源区外围的隔离沟槽中靠近所述pmos有源区一侧的侧壁上形成一压应力层；
在所述nmos有源区外围的隔离沟槽中靠近所述nmos有源区一侧的侧壁上形成一张应力层；以及，
在所述隔离沟槽中填充一隔离介质层。
优选的，所述压应力层包括利用热氧化工艺形成的第一氧化硅层。
可选的，所述压应力层的形成方法还包括：
执行化学气相沉积工艺沉积所述第二氧化硅层之后，在所述nmos有源区上形成掩膜层，所述nmos有源区及所述nmos有源区外围的隔离沟槽中靠近所述nmos有源区的侧壁上的第二氧化硅层上覆盖有所述掩膜层；
以所述掩膜层为掩膜，去除位于所述nmos有源区外围的隔离沟槽中靠近所述nmos有源区的侧壁上的第二氧化硅层，剩余的第二氧化硅层构成所述张应力层；
去除所述掩膜层。
优选的，所述张应力层包括利用化学气相沉积工艺形成的第二氧化硅层。
可选的，在形成所述张应力层之后再形成所述隔离介质层，其中，所述张应力层的形成方法以及所述隔离介质层的形成方法包括：
执行化学气相沉积工艺，在所述nmos有源区、所述pmos有源区和所述隔离沟槽中沉积第二氧化硅层；
在所述第二氧化硅层上形成隔离介质层，所述隔离介质层填充所述隔离沟槽；
部分去除隔离介质层和第二氧化硅层，以去除第二氧化硅层中位于所述pmos有源区顶部和位于所述nmos有源区顶部的部分，并使剩余的隔离介质层仅填充在所述隔离沟槽中，剩余的第二氧化硅层构成所述张应力层。
可选的，所述张应力层的形成方法还包括：
执行化学气相沉积工艺沉积所述第二氧化硅层之后，在所述nmos有源区上形成掩膜层，所述nmos有源区及所述nmos有源区外围的隔离沟槽中靠近所述nmos有源区的侧壁上的第二氧化硅层上覆盖有所述掩膜层；
以所述掩膜层为掩膜，去除位于所述nmos有源区外围的隔离沟槽中靠近所述nmos有源区的侧壁上的第二氧化硅层，剩余的第二氧化硅层构成所述张应力层；
去除所述掩膜层。
可选的，所述隔离介质层利用等离子体化学气相沉积工艺形成。
优选的，其特征在于，在形成所述隔离沟槽之前，还包括，在所述pmos有源区和所述nmos有源区上形成刻蚀停止层。
以及，本发明提供了一种基于上述cmos器件的形成方法的cmos器件，其特征在于，包括：
基底，在所述基底上定义有一pmos有源区和一nmos有源区；
多个隔离沟槽，形成在所述基底中并位于所述nmos有源区和所述pmos有源区的外围；
压应力层，形成在所述pmos有源区外围的隔离沟槽中靠近所述pmos有源区一侧的侧壁上；
张应力层，至少形成在所述nmos有源区的外围的隔离沟槽中靠近所述nmos有源区一侧的侧壁上；
隔离介质层，填充在所述隔离沟槽中。
可选的，所述张应力层还形成在所述pmos有源区外围的隔离沟槽中靠近所述pmos有源区一侧的侧壁上，并且所述张应力层覆盖所述压应力层。
本发明提供的一种cmos器件及其形成方法，分别针对nmos器件和pmos器件形成一层应力层，即针对nmos器件在其沟道上形成张应力层，从而提高了nmos器件中电子的迁移率；针对pmos器件在其沟道上形成压应力层，从而提高了pmos器件中空穴的迁移率，进而提升了cmos器件的性能。并且，本发明提供的cmos器件的形成方法，能够保证nmos和pmos器件的性能均得到提升，且适用于现有的cmos制备工艺，具有较好的兼容性。
附图说明
图1是本发明提供的一种cmos器件的形成方法的流程图；
图2至图9是本发明实施例一中cmos器件在其形成过程中的结构示意图；
图10至图12是本发明实施例二中cmos器件在其形成过程中的结构示意图
具体实施方式
以下结合附图和具体实施例对本发明提出的cmos器件及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图1是本发明提供的一种cmos器件的形成方法的流程图，图2至图9是本发明实施例一中cmos器件在其形成过程中的结构示意图，首先参考图1所示，本发明所提供的cmos器件的形成方法步骤如下：
首先，执行步骤s1，提供一基底，在所述基底上定义有一pmos有源区和一nmos有源区；
具体的，本发明所提供的cmos器件的形成方法是结合现有的cmos制备工艺进行的，现有cmos制备工艺中所使用的基底材料通常为硅，因此，所述基底材料包括硅，值得说明的是，cmos制备工艺中若引入新的基底材料，则本发明中所述基底也相应的包含所述新的基底材料。
本实施例中，参考图2所示，所述基底为一绝缘体上硅结构110(soi，silicon-on-insulator)，所述soi结构110包括一硅衬底层111，一二氧化硅绝缘层112以及上层硅衬底层113。以及，所述pmos有源区和所述nmos有源区定义在上层硅衬底层113中。
接着，执行步骤s2，在所述基底中形成多个隔离沟槽，多个所述隔离沟槽位于所述pmos有源区和所述nmos有源区的外围；
作为优选的方案，在形成所述隔离沟槽之前，先在所述pmos有源区和所述nmos有源区形成刻蚀停止层。
本实施例中，参考图2和图3所示，所述刻蚀停止层120包括：
一氧化硅层123，形成在所述上层硅衬底层113上的所述pmos有源区和所述nmos有源区上；
一氮化硅层124，形成在所述氧化硅层123上。
其中，氮化硅层124在浅沟槽隔离工艺的后续工艺化学机械研磨(cmp，chemicalmechanicalpolish)工艺中，作为抛光的阻挡层。同时，在形成氮化硅层124前，先形成了一二氧化硅层123，避免了在上层硅衬底层113上直接形成氮化硅层124而导致氮化硅层124对上层硅衬底层113有过大的应力作用，同时也避免了在后续去除氮化硅层124的过程中有源区受到化学沾污的情况。
具体的，参考图2和图3所示，所述氧化硅层123、氮化硅层124以及所述隔离沟槽130的形成方法包括但不限于：
第一步骤，在所述上层硅衬底层113上形成一层氧化硅层121；
具体的，所述氧化硅层121可以采用例如热氧化法形成。
第二步骤，在所述氧化硅层121上形成一层氮化硅层122；
具体的，所述氮化硅层122可以采用例如化学气相沉积形成。
第三步骤，在所述氮化硅层122上形成一层掩膜层；
本实施例中，采用的掩膜层为光刻胶层(图中未示出)。具体的，先在所述氮化硅层122上涂覆一层光刻胶层，然后对所述光刻胶层执行光刻工艺，形成图形化的光刻胶层。
第四步骤，以所述图形化的光刻胶为掩膜对刻蚀停止层120执行刻蚀工艺；
本实施例中，对所述刻蚀停止层120执行刻蚀工艺，即对二氧化硅层121和氮化硅层122执行了刻蚀工艺。采用的刻蚀工艺包括但不限于基于氟的反应离子刻蚀(rie，reactiveionetching)工艺，进而得到图形化的二氧化硅层123和图形化的氮化硅层124。
第五步骤，以所述图形化的光刻胶以及刻蚀后的刻蚀停止层为掩膜，对所述上层硅衬底层113执行刻蚀工艺，以形成所述隔离沟槽130。
本实施例中，对上层硅衬底113执行了刻蚀工艺，采用的刻蚀工艺包括但不限于基于氟的反应离子刻蚀工艺，进而得到了隔离沟槽130。可以理解的是，实际工艺中，是通过在预定位置形成隔离沟槽130后，从而定义得到了所述基底中的nmos有源区和pmos有源区，而之所以说是先定义了nmos有源区和pmos有源区，是为了便于理解隔离沟槽与有源区的相对位置关系。
接着，执行步骤s3，在所述pmos有源区外围的隔离沟槽中靠近所述pmos有源区一侧的侧壁上形成一压应力层；
本实施例中，接着参考图4至图6所示，在所述pmos的有源区的侧壁上形成的压应力层为第一氧化硅层141，具体的，第一氧化硅层141的形成方法包括：
第一步骤，执行热氧化工艺，在所述nmos有源区与所述pmos有源区外围的所述隔离沟槽的侧壁形成第一氧化硅层140；
应当说明的是，采用热氧化法工艺制备的第一氧化硅层140对于上层硅衬底层113具有压应力，进而pmos有源区的外围侧壁上的第一氧化硅层140对pmos的沟道施加了压应力，从而具有改善pmos中的空穴的迁移率的效果。
第二步骤，在所述pmos有源区上形成掩膜层150，所述pmos有源区及所述pmos有源区外围的隔离沟槽中靠近所述pmos有源区的侧壁上的第一氧化硅层140上覆盖有所述掩膜层150；
本实施例中，所述掩膜层150为光刻胶层，其形成方法为常规的光刻工艺，参考图5所示，所述掩膜层150覆盖所述pmos有源区及所述pmos有源区外围的侧壁上的所述压应力层。
第三步骤，以所述掩膜层150为掩膜，去除位于所述nmos有源区外围的隔离沟槽中靠近所述nmos有源区的侧壁上的所述第一氧化硅层140，剩余的第一氧化硅层141构成所述压应力层；
具体的，采用的刻蚀方法包括但不限于反应离子刻蚀法(rie)；
第四步骤，去除所述掩膜层150。
本实施例中，掩膜层150为光刻胶层，因此其去除方法包括但不限于显影去除。
最后，执行步骤s4，在所述nmos有源区外围的所述隔离沟槽中靠近所述nmos有源区一侧的侧壁上形成一张应力层，以及，在所述隔离沟槽中填充一隔离介质层。
本实施例中，接着参考图6至图9所示，在所述nmos的有源区的侧壁上形成的张应力层为第二氧化硅层161，以及所述隔离介质层171包括但不限于二氧化硅，具体的，第二氧化硅层161的形成方法以及所述隔离介质层171的形成方法包括：
第一步骤，执行化学气相沉积工艺，在所述nmos有源区、所述pmos有源区和所述隔离沟槽中沉积第二氧化硅层160；
具体的，所述第二氧化硅层160的形成方法包括但不限于低压化学气相沉积(lpcvd)工艺中的高温氧化物反应(hto)。应当说明的是，采用高温氧化物反应(hto)方法形成的第二氧化硅层160对于上层硅衬底层113具有张应力，进而nmos有源区的外围侧壁上的二氧化硅层对nmos的沟道施加了张应力，从而具有改善nmos中的电子迁移率的效果。
第二步骤，在所述第二氧化硅层160上形成隔离介质层170，所述隔离介质层170填充所述隔离沟槽；
具体的，所述隔离介质采用二氧化硅，所述隔离介质层170的形成方法包括但不限于等离子体化学气相沉积工艺(pecvd)。优选的，可以采用高密度等离子体化学气相沉积工艺(hdpcvd)。对比等离子体增强化学气相沉积工艺(pecvd)，采用高密度等离子体化学气相沉积工艺(hdpcvd)进行隔离介质的填充，可以填充具有更高深宽比的沟槽，例如深宽比大于4:1，同时所填充的隔离介质中的夹断与空洞等缺陷也较少，具有更高的填充质量。
第三步骤，部分去除隔离介质层170和第二氧化硅层160，以去除第二氧化硅层160中位于所述pmos有源区顶部和位于所述nmos有源区顶部的部分，并使剩余的隔离介质层仅填充在所述隔离沟槽中，剩余的第二氧化硅层构成所述张应力层。
具体的，所述张应力层160和所述隔离介质层170的去除方法包括但不限于化学机械研磨技术。
可以理解的是，本实施例中，由于将所述氮化硅层124作为化学机械抛光的刻蚀停止层，因此去除的是高于所述氮化硅层124上表面的所述张应力层和所述隔离介质层。进而保留了张应力层161和隔离介质层171。
应当说明的是，所述氮化硅层124在后续工艺中也应去除。具体的，所述氮化硅层124的去除方法包括但不限于湿法刻蚀工艺。
此外，本实施例中，形成在pmos有源区外围压应力层141外的第二氧化硅层具有张应力。但是两者的应力均是通过工艺条件的调整可控的，因此，本实施例中pmos有源区外围的应力以第一氧化硅层141的压应力为主，进而依旧可以起到改善pmos中的空穴迁移率的效果。
基于实施例一所述的cmos器件的形成方法，本发明还提供了一种cmos器件，参考图9所示，包括：
基底110，在所述基底上定义有一pmos有源区和一nmos有源区；
多个隔离沟槽，形成在所述基底110中并位于所述nmos有源区和所述pmos有源区的外围；
压应力层141，形成在所述pmos有源区外围的所述隔离沟槽中靠近所述pmos有源区一侧的侧壁上；
张应力层161，形成在所述pmos有源区外围的隔离沟槽中靠近所述pmos有源区一侧的侧壁上，并且所述张应力层覆盖所述压应力层141；
隔离介质层171，填充在所述隔离沟槽中。
实施例二
本发明的实施例二提供了一种cmos器件的形成方法，与实施例一中的cmos器件的形成方法相比，其区别在于，本实施例中的cmos器件的形成方法，还包括去除了pmos有源区的外围具有张应力的第二氧化硅层的步骤。
即，在执行的步骤s4时，仅在所述隔离沟槽中靠近所述nmos的有源区的侧壁上形成一张应力层，并在所述隔离沟槽中填充隔离介质层。
本实施例中，图10至图12是本发明实施例二中cmos器件的形成方法的结构示意图，具体步骤参考图6、图10、图11和图12所示，第二氧化硅层163的形成方法以及所述隔离介质层191的填充方法包括：
第一步骤，执行化学气相沉积工艺，在所述nmos有源区、所述pmos有源区和所述隔离沟槽中沉积第二氧化硅层160；
具体的，所述第二氧化硅层160的形成方法包括低压化学气相沉积(lpcvd)工艺中的高温氧化物反应(hto)。应当说明的是，采用高温氧化物反应(hto)方法形成的第二氧化硅层163对于上层硅衬底114具有张应力，进而nmos有源区的外围侧壁上的第二氧化硅层163对nmos的沟道施加了张应力，从而具有改善nmos中的电子迁移率的效果。
第二步骤，在所述nmos有源区上形成掩膜层180，所述nmos有源区及所述nmos有源区外围的隔离沟槽中靠近所述nmos有源区的侧壁上的第二氧化硅层160上覆盖有所述掩膜层180；
具体的，所述掩膜层180包括光刻胶层，其形成方法为常规的光刻工艺，且所述掩膜层180覆盖所述nmos有源区及所述nmos有源区外围的侧壁上的所述第二氧化硅层160。
第三步骤，以所述掩膜层180为掩膜，去除位于所述nmos有源区外围的隔离沟槽中靠近所述nmos有源区的侧壁上的第二氧化硅层，剩余的第二氧化硅层160构成所述张应力层162；
具体的，刻蚀方法包括但不限于反应离子刻蚀法(rie)，进而仅保留了nmos有源区上的张应力层162。
第四步骤，去除所述掩膜层180；
具体的，光刻胶层180在刻蚀后也相应去除，其去除方法包括但不限于显影去除。
第五步骤，在所述第二氧化硅层162上形成隔离介质层190，所述隔离介质层190填充所述隔离沟槽；
具体的，所述隔离介质采用二氧化硅，所述隔离介质层190的形成方法包括但不限于等离子体化学气相沉积工艺(pecvd)。优选的，可以采用高密度等离子体化学气相沉积工艺(hdpcvd)。
第六步骤，部分去除隔离介质层190和第二氧化硅层162，以去除第二氧化硅层160中位于所述pmos有源区顶部和位于所述nmos有源区顶部的部分，并使剩余的隔离介质层仅填充在所述隔离沟槽中，剩余的第二氧化硅层构成所述张应力层。
具体的，所述张应力层和所述隔离介质层的去除方法包括但不限于化学机械抛光技术。
本实施例中，可以理解的是，由于将所述氮化硅层124作为化学机械抛光的刻蚀停止层，因此去除的是高于所述氮化硅层124上表面的所述张应力层和所述隔离介质层。进而保留了张应力层163和隔离介质层191。
应当说明的是，所述氮化硅层124在后续工艺中也应去除。具体的，所述氮化硅层124的去除方法包括但不限于湿法刻蚀工艺。
本实施例中，进一步的，去除所述pmos有源区外围具有张应力的二氧化硅层，进而能够保证pmos有源区外围仅保留具有压应力的第一氧化硅层141，从而能够获得更好的应力效果。
基于实施例二所述的cmos器件的形成方法，本发明还提供了一种cmos器件，参考图12所示，包括：
基底110，在所述基底上定义有一pmos有源区和一nmos有源区；
多个隔离沟槽，形成在所述基底110中并位于所述nmos有源区和所述pmos有源区的外围；
压应力层141，形成在所述pmos有源区外围的所述隔离沟槽中靠近所述pmos有源区的侧壁上；
张应力层163，形成在所述nmos有源区外围的所述隔离沟槽中且靠近所述nmos有源区一侧的侧壁和部分所述隔离沟槽的底部上；
隔离介质层191，填充在所述隔离沟槽中。
综上所述，本发明提供的一种cmos器件的形成方法，在制备cmos器件时，通过在nmos器件外围形成具有张应力层，以提高nmos沟道中电子迁移率，以及，在pmos器件外围形成具有压应力层，以提高pmos沟道中空穴迁移率，进而提升了cmos器件的整体性能。因此，采用本发明所提供的cmos器件的形成方法制备的cmos器件也相应的具有更高的性能。此外，本发明提供的cmos器件的形成方法，不仅能够保证nmos和pmos器件的性能均得到提升，而且还能够适用于现有的cmos制备工艺，具有较好的兼容性。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些改动和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变动在内。