技术特征：
技术总结
本申请提供了一种STT‑MRAM存储器。该STT‑MRAM存储器包括多个存储单元，各存储单元包括设置在衬底上的且相互电连接的MTJ位元与开关器，各开关器的一个电极互联形成栅极条，STT‑MRAM存储器还包括：至少一个并联金属层，各并联金属层设置在一个栅极条的远离衬底的表面上。该存储器中，在栅极条上设置并联金属层，通过将栅极条与并联金属层并联的方式降低整个栅极条的电阻，进而缓解了电阻电容延迟效应，使得STT‑MRAM存储器具有较高的存储速度；并且，该STT‑MRAM存储器中，由于不需要通过Dummy bit来将栅极条并联在一起，所以保证了STT‑MRAM存储器具有较高的存储密度。
技术研发人员：戴强;陆宇
受保护的技术使用者：中电海康集团有限公司
技术研发日：2017.12.04
技术公布日：2019.06.11