本发明涉及功率半导体器件领域，尤其涉及一种绝缘栅双极晶体管(igbt)及其制作方法。
背景技术：
功率半导体器件是指主要用于电力设备的电能变换和控制电路方面的大功率电子器件。绝缘栅双极晶体管(igbt)作为功率半导体器件领域的重要元器件，因其具有通态电阻低、饱和压降低、电流处理能力强、损耗低、输入阻抗高、驱动功率小、开关速度较快等优良特性，已经被广泛应用于功率集成电路与功率集成系统中。近年来，对igbt器件的特性优化主要是研究成熟的超结工艺实现具有超结的igbt器件。
技术实现要素：
本发明提出一种新的绝缘栅双极晶体管功率器件，旨在进一步提高igbt的击穿电压，改善器件性能。
本发明的技术方案如下：
该具有宽带隙衬底材料的绝缘栅双极晶体管，包括：
宽带隙半导体材料的p+型衬底；
在所述p+型衬底上表面外延生长形成的宽带隙半导体材料的n+型缓冲层，记为n+型宽带隙缓冲层；
在所述n+型宽带隙缓冲层上表面外延生长形成的宽带隙半导体材料的n型外延层，记为n型宽带隙外延层；
在所述n型宽带隙外延层上表面利用晶体键合技术结合硅材料的n型键合层，记为n型硅键合层；
分别在所述n型硅键合层上部的左、右两端区域形成的两处p型基区；每一处p型基区中形成沟道以及n+型源区和p+沟道衬底接触，其中n+型源区与沟道邻接，p+沟道衬底接触相对于n+型源区位于沟道远端；
栅氧化层，位于两处p型基区之间以及部分n+型源区和相应沟道的上表面，中部覆盖n型硅键合层的上表面；
栅极，位于栅氧化层内部；
源极，覆盖相应的p+沟道衬底接触与n+型源区相接区域的上表面，两处源极共接；
漏极，位于所述p+型衬底的下表面；
所述n型宽带隙外延层的厚度和掺杂浓度由器件的耐压要求决定，n型宽带隙外延层的掺杂浓度低于n+型宽带隙缓冲层和p+型衬底的掺杂浓度。
在以上方案的基础上，本发明还进一步作了如下优化：
上述宽带隙半导体材料采用碳化硅、氮化镓或金刚石。
上述n型宽带隙外延层的掺杂浓度与p+型衬底相比的差值根据设计的击穿电压确定，一般应小于p+型衬底掺杂浓度4-6个数量级，比n+型宽带隙缓冲层掺杂浓度小2-4个数量级。
上述n型宽带隙外延层的掺杂浓度一般取值为(1014-1016)cm-3。
上述n型宽带隙外延层的厚度和掺杂浓度根据设计的击穿电压确定，例如：p+型衬底的掺杂浓度为1×1020cm-3，n+型宽带隙缓冲层的掺杂浓度为1×1018cm-3；耐压要求为360v，则n型宽带隙外延层的厚度为5微米，n型宽带隙外延层及n型硅键合层的掺杂浓度为1×1015cm-3；耐压要求为510v，则n型宽带隙外延层的厚度为14微米，n型宽带隙外延层及n型硅键合层的掺杂浓度为2×1015cm-3；耐压要求为720v，则n型宽带隙外延层的厚度为14微米，n型宽带隙外延层及n型硅键合层的掺杂浓度为1×1015cm-3。
上述p型基区及其n+型源区和p+沟道衬底接触以及沟道，是在n型硅键合层上部通过离子注入以及双扩散技术形成的。
上述栅极为多晶硅栅极，源极为金属化源极，漏极为金属化漏极。
一种制作上述具有宽带隙衬底材料的绝缘栅双极晶体管的方法，包括以下步骤：
(1)准备p+型宽带隙半导体材料作为p+型衬底；
(2)在所述宽带隙半导体材料的p+型衬底的上表面外延生长形成n+型宽带隙缓冲层；
(3)在所述n+型宽带隙缓冲层的上表面外延生长形成n型宽带隙外延层；
(4)在所述n型宽带隙外延层上表面，通过室温晶体键合技术结合n型硅键合层，键合完成后高温退火；
(5)在所述n型硅键合层上表面氧化形成二氧化硅薄膜，在掩膜保护下，采用各向异性刻蚀方法对二氧化硅薄膜刻蚀，形成有源区；
(6)在n型硅键合层上表面进一步形成栅氧化层，并淀积多晶硅，然后刻蚀多晶硅以及栅氧化层，去除位于左、右两端区域的部分，形成多晶硅栅极；
(7)在n型硅键合层上部的左、右两端区域通过硼离子注入和双扩散技术形成p型基区，并进行推阱过程，结深最终依赖于推阱的温度和时间；
(8)通过离子注入的方式进一步形成重掺杂的n+源区和p+沟道衬底接触，采用双扩散技术形成相应的沟道，注入完成后退火时间要尽量短；
(9)在器件表面淀积氧化硅薄膜，并在对应于源极的位置刻蚀接触孔；
(10)在接触孔内淀积金属并刻蚀以去除周边其余的氧化硅薄膜，形成源极，并将两处源极共接；
(11)在p+型衬底下表面形成金属化漏极。
本发明技术方案的有益效果如下：
本发明的igbt器件衬底采用宽带隙材料，先在宽带隙p+型衬底材料上表面形成掺杂浓度较高的n+型宽带隙缓冲层，进而在n+型宽带隙缓冲层上表面形成掺杂浓度较低的n型宽带隙外延层，再以该n型宽带隙外延层为基础利用晶体键合技术与n型硅键合层结合，通过采用硅成熟工艺在硅键合层形成器件有源区。利用宽带隙材料中产生的纵向电场(器件关态耐压时)对硅键合层中的纵向电场的调制作用，使器件的纵向电场整体抬高，击穿电压增大，在器件漂移区厚度相同，漂移区掺杂浓度相同且较低的情况下，较之传统硅基igbt击穿电压可提高71％以上，同时宽带隙材料的高热导率特性有利于器件的散热，器件性能得到了有效改善。
附图说明
图1-图11是本发明一个实施例的器件制作流程示意图；
图12是本发明一个实施例igbt器件的结构示意图。
其中，101-源极；102-栅氧化层；103-栅极；104-源极；105-p+沟道衬底接触(p+型体区)；106-n+型源区；107-p型基区；801-宽带隙半导体材料的p+型衬底；802-n+型宽带隙缓冲层；803-n型宽带隙外延层；804-n型硅键合层；108-漏极。
具体实施方式
下面结合附图以n沟道igbt为例介绍本发明。
如图1-图11所示，该器件具体可以通过以下步骤进行制备：
(1)准备p+型宽带隙半导体材料作为p+型衬底801，如图1所示；
(2)在所述宽带隙半导体材料的p+型衬底801的上表面外延生长形成n+型宽带隙缓冲层802，如图2所示；
(3)在所述n+型宽带隙缓冲层802的上表面外延生长形成n型宽带隙外延层803，如图3所示。宽带隙半导体材料均采用碳化硅、氮化镓或金刚石，n型宽带隙外延层802的掺杂浓度为(1014-1016)cm-3，n型宽带隙外延层803的掺杂浓度比p+型衬底801的掺杂浓度小4-6个数量级，比n+型宽带隙缓冲层802的掺杂浓度小2-4个数量级；
(4)在所述n型宽带隙外延层803上表面，通过室温晶体键合技术结合n型硅外延层804，键合完成后高温退火，如图4所示。
(5)在所述n型硅键合层804上表面氧化形成二氧化硅薄膜，在掩膜保护下，采用各向异性刻蚀方法对二氧化硅薄膜刻蚀，形成有源区(图中未标出)，如图5所示。
(6)在n型硅键合层804上表面进一步形成栅氧化层102，并淀积多晶硅，然后刻蚀多晶硅以及栅氧化层，去除位于左、右两端区域的部分，形成多晶硅栅极103，如图6所示。
(7)在n型硅键合层804上部的左、右两端区域通过硼离子注入和双扩散技术形成p型基区107，并进行推阱过程，结深最终依赖于推阱的温度和时间，如图7所示。
(8)通过离子注入的方式进一步形成重掺杂的n+源区106和p+沟道衬底接触105，采用双扩散技术形成相应的沟道(图中未标出)，注入完成后退火时间要尽量短，如图8所示。
(9)在器件表面淀积氧化硅薄膜，并在对应于源极的位置刻蚀接触孔，如图9所示。
(10)在接触孔内淀积金属并刻蚀以去除周边其余的氧化硅薄膜，形成源极101、104，并将两处源极共接(图中未标出)，如图10所示。
(11)在p+型衬底801下表面形成金属化漏极108，如图11所示。
如图12所示，该器件的结构组成主要是：
宽带隙半导体材料的p+型衬底801；
在宽带隙半导体材料的p+型衬底801上表面外延生长形成的宽带隙半导体材料的n+型缓冲层，记为n+型宽带隙缓冲层802；
在所述n+型宽带隙缓冲层802上表面外延生长形成的宽带隙半导体材料的n型外延层，记为n型宽带隙外延层803；
在所述n型宽带隙外延层803上表面利用晶体键合技术结合硅材料的n型键合层，记为n型硅键合层804；
分别在所述n型硅键合层上部的左、右两端区域形成的两处p型基区107；每一处p型基区107中形成沟道以及n+型源区106和p+沟道衬底接触105，其中n+型源区106与沟道邻接，p+沟道衬底接触105相对于n+型源区106位于沟道远端；
栅氧化层102，位于两处p型基区107之间以及部分n+型源区106和相应沟道的上表面，中部覆盖所述n型硅键合层的上表面；
栅极103，位于栅氧化层内部；
源极101、104，覆盖相应的p+沟道衬底接触105与n+型源区106相接区域的上表面；两处源极101、104共接；
漏极108，位于所述p+型衬底801下表面。
与传统硅基igbt器件相比，本发明的igbt器件将宽带隙半导体材料与硅半导体材料相结合，使用宽带隙半导体材料作为igbt器件的部分漂移区、缓冲层和衬底。
经isetcad仿真表明，该器件较之传统硅基igbt的性能改善，在两种器件漂移区厚度相同，漂移区掺杂浓度相同且较低的情况下，该器件的击穿电压提高了71％以上。
本发明中的igbt当然也可以为p型沟道，其结构与上述n沟道igbt等同，也应当视为属于本申请权利要求的保护范围，在此不再赘述。
本发明中外延于宽带隙半导体材料上面的材料为硅半导体材料，应作广义理解，即锗等其他元素半导体材料与宽带隙半导体形成igbt与本发明阐述的igbt等同，也应当视为属于本申请权利要求的保护范围，在此不再赘述。