一种包覆型芯片尺寸封装结构的制作方法

本实用新型涉及一种包覆型芯片尺寸封装结构，属于半导体封装技术领域。

背景技术：

随着无线手持设备、掌上电脑以及其他移动电子设备的增加，消费者对各种小外形、特征丰富产品的需求也与日俱增，微电子封装技术面临着电子产品“高性价比、高可靠性、多功能、小型化及低成本”发展趋势带来的挑战和机遇。圆片级芯片尺寸封装技术满足了电子产品向更加小型、更多功能、更高可靠性对电路组件的要求。然而圆片级芯片尺寸封装也面临着一些问题，随着芯片变的小而薄，而且其侧壁没有保护，在SMT时芯片的取放会造成边角应力，甚至芯片碎裂。

技术实现要素：

本实用新型的目的在于克服上述不足，提供一种侧壁绝缘保护、不易漏电或短路、提高可靠性的包覆型芯片尺寸封装结构。

本实用新型的目的是这样实现的：

本实用新型一种包覆型芯片尺寸封装结构，其包括硅基本体和芯片电极，所述硅基本体的正面设置钝化层并开设钝化层开口，所述芯片电极由背面嵌入硅基本体的正面，所述钝化层开口露出芯片电极的正面。

所述钝化层的上表面设置介电层Ⅰ并开设介电层Ⅰ开口，所述介电层Ⅰ开口露出芯片电极的正面，所述介电层Ⅰ不覆盖到钝化层的边缘；

所述芯片电极的上表面设置凸块底部金属，所述凸块底部金属由下而上依次包括金属种子层Ⅰ、金属层Ⅰ，并在金属层Ⅰ上设置焊球；

所述硅基本体的四周和背面设置包封层Ⅰ，所述包封层Ⅰ向上延展覆盖钝化层的裸露部分，其上表面与介电层Ⅰ的上表面齐平，所述包封层Ⅰ为一体结构。

可选地，所述硅基本体的侧壁是垂直的。

可选地， 所述硅基本体的侧壁设有台阶。

可选地，所述硅基本体的背面设置硅基加强层。

本实用新型一种包覆型芯片尺寸封装结构，其包括硅基本体和芯片电极，所述硅基本体的正面设置钝化层并开设钝化层开口，所述芯片电极由背面嵌入硅基本体的正面，所述钝化层开口露出芯片电极的正面，所述钝化层的上表面设置介电层Ⅰ并开设介电层Ⅰ开口，所述介电层Ⅰ开口露出芯片电极的正面，所述介电层Ⅰ不覆盖到钝化层的边缘，其上依次覆盖金属种子层Ⅰ、金属层Ⅰ和介电层Ⅱ，所述介电层Ⅱ开设介电层开口露出金属层Ⅰ；

所述金属层Ⅰ的上表面设置凸块底部金属Ⅱ，所述凸块底部金属Ⅱ由下而上依次包括金属种子层Ⅱ、金属层Ⅱ，并在金属层Ⅱ上设置焊球；

所述硅基本体的四周和背面设置包封层Ⅱ，所述包封层Ⅱ向上延展覆盖钝化层的裸露部分，其上表面与介电层Ⅱ的上表面齐平，所述包封层Ⅱ为一体结构。

可选地，所述硅基本体的侧壁是垂直的。

可选地， 所述硅基本体的侧壁设有台阶。

可选地，所述硅基本体的背面设置硅基加强层。

本实用新型的有益效果是：

1、本实用新型包覆型芯片封装结构侧壁和边角设置保护，加强了芯片拐角处的抗应力破裂强度，避免了芯片切割造成的芯片碎角或者侧壁开裂，同时降低了SMT时芯片取放造成芯片碎角、芯片碎裂等缺陷的发生几率，减少了漏电流的产生，提高了芯片的可靠性能，改善了芯片的良率；

2、本实用新型包覆型芯片封装结构上表面边缘、四周和下表明设置的包封层为一体结构，与同类产品如扇出型芯片尺寸封装技术封装的结构相比增强了包封层与侧壁的结合力，不容易因受力而脱落。

附图说明

图1为本实用新型一种包覆型芯片尺寸封装结构的正面示意图；

图2A、2B为本实用新型一种包覆型芯片尺寸封装结构的实施例一的A-A剖面示意图；

图3为本实用新型一种包覆型芯片尺寸封装结构的实施例二的A-A剖面示意图；

图4A、4B为本实用新型一种包覆型芯片尺寸封装结构的实施例三的剖面示意图；

其中：

硅基本体111

芯片电极113

包封层Ⅰ121

包封层Ⅱ123

钝化层210

钝化层开口213

介电层Ⅰ310

介电层Ⅰ开口311

金属种子层Ⅰ410

金属层Ⅰ510

介电层Ⅱ320

介电层Ⅱ开口321

金属种子层Ⅱ420

金属层Ⅱ520

焊球600。

具体实施方式

下面结合附图对本实用新型的具体实施方式进行详细说明。

实施例一

如图1和图2A所示，其中，图1为一种包覆型芯片尺寸封装结构的正面示意图；图2A为一种包覆型芯片尺寸封装结构的实施例一的A-A剖面示意图。

本实用新型一种包覆型芯片尺寸封装结构，其硅基本体111的正面设置钝化层210并开设钝化层开口213，其芯片电极113由背面嵌入硅基本体111的正面，钝化层开口213露出芯片电极113的正面。

钝化层210的上表面设置介电层Ⅰ310并开设介电层Ⅰ开口311，介电层Ⅰ开口311露出芯片电极113的正面，介电层Ⅰ310不覆盖到钝化层210的边缘。

芯片电极113的上表面设置凸块底部金属，该凸块底部金属由下而上依次包括金属种子层Ⅰ410、金属层Ⅰ510，并在金属层Ⅰ510上设置焊球600。

硅基本体111的侧壁是垂直的，如图2所示。在该硅基本体111的四周和背面设置包封层Ⅰ121，该包封层Ⅰ121向上延展覆盖钝化层210的裸露部分，其上表面与介电层Ⅰ310的上表面齐平。

本实用新型封装的包覆型芯片边角设置了介电层Ⅰ310进行绝缘保护，加强了芯片拐角处的抗应力破裂强度，避免了碎角的风险，也减少了漏电流的产生。而且降低了SMT时芯片取放造成芯片碎角、芯片碎裂等缺陷的发生几率。

实施例二

如图1和图3所示，其中，图1为一种包覆型芯片尺寸封装结构的正面示意图；图3为一种包覆型芯片尺寸封装结构的实施例二的A-A剖面示意图。

本实用新型一种包覆型芯片尺寸封装结构，其包括硅基本体111和芯片电极113，所述硅基本体111的正面设置钝化层210并开设钝化层开口213，所述芯片电极113由背面嵌入硅基本体111的正面，所述钝化层开口213露出芯片电极113的正面。

所述钝化层210的上表面设置介电层Ⅰ310并开设介电层Ⅰ开口311，所述介电层Ⅰ开口311露出芯片电极113的正面，所述介电层Ⅰ310不覆盖到钝化层210的边缘，

所述芯片电极113的上表面设置凸块底部金属，所述凸块底部金属由下而上依次包括金属种子层Ⅰ410、金属层Ⅰ510，并在金属层Ⅰ510上设置焊球600；

所述硅基本体111的四周和背面设置包封层Ⅰ121，所述包封层Ⅰ121向上延展覆盖钝化层210的裸露部分，其上表面与介电层Ⅰ310的上表面齐平。该硅基本体111的侧壁设有台阶，增加了包封层Ⅰ121与侧壁的结合力，不容易因受力而脱落。

本实用新型封装的包覆型芯片边角设置了介电层Ⅰ310进行绝缘保护，加强了芯片拐角处的抗应力破裂强度，避免了碎角的风险，也减少了漏电流的产生。而且降低了SMT时芯片取放造成芯片碎角、芯片碎裂等缺陷的发生几率。

实施例三

图4A为一种包覆型芯片尺寸封装结构的实施例三的A-A剖面示意图。

本实用新型一种包覆型芯片尺寸封装结构，其硅基本体111的正面设置钝化层210并开设钝化层开口213，其芯片电极113由背面嵌入硅基本体111的正面，钝化层开口213露出芯片电极113的正面。

钝化层210的上表面设置介电层Ⅰ310并开设介电层Ⅰ开口311，介电层Ⅰ开口311露出芯片电极113的正面，介电层Ⅰ310不覆盖到钝化层210的边缘，其上依次覆盖金属种子层Ⅰ410、金属层Ⅰ510和介电层Ⅱ320，该介电层Ⅱ320开设介电层开口321露出金属层Ⅰ510。

在金属层Ⅰ510的上表面设置凸块底部金属Ⅱ，该凸块底部金属Ⅱ由下而上依次包括金属种子层Ⅱ420、金属层Ⅱ520，并在金属层Ⅱ520上方设置焊球600。

在硅基本体111的四周和背面设置包封层Ⅱ123，该包封层Ⅱ123向上延展覆盖钝化层210的裸露部分，其上表面与介电层Ⅱ320的上表面齐平，该包封层Ⅱ123为一体结构。该硅基本体111的侧壁是垂直的。该硅基本体111的侧壁也可以设有台阶，增加了包封层Ⅱ123与侧壁的结合力，不容易因受力而脱落。

本实用新型封装的包覆型芯片边角设置了介电层Ⅱ320进行绝缘保护，加强了芯片拐角处的抗应力破裂强度，避免了碎角的风险，也减少了漏电流的产生。而且降低了SMT时芯片取放造成芯片碎角、芯片碎裂等缺陷的发生几率。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步地详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，如介电层、金属种子层、金属层还可以设置更多层，或者根据产品性能进行线路重布；在硅基本体111的背面形成硅基加强层115，如图2B和4B所示。凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。