一种垂直沟道结构双电层薄膜晶体管的制作方法

本实用新型属于半导体技术领域，特别涉及一种垂直沟道结构的双电层薄膜晶体管。

背景技术：

近年来，薄膜晶体管（TFT）在随机存取存储器（RAM）、平板成像、太集成传感器，特别是在显示领域作为AMLCD和AMOLED的应用使其受到广泛的关注和研究。多年来，用于TFT的有源层半导体材料经历了由硅基到氧化物，甚至到有机物的转变，各类TFT的性能也得到不断地提高。

近年来，以氧化锌为代表的氧化物TFT因其具有相对高的迁移率、透明度高、低温工艺等诸多优势，最有希望成为目前广为应用的硅基TFT的最佳替代者。对于TFT的诸多应用，为了达到更高的集成度，更大的电流密度，传统的手段主要通过减小TFT的沟道长度来实现，而垂直沟道结构的TFT因其沟道长度是由其半导体沟道层的厚度所决定，能轻易实现超短的沟道长度，并且不会象水平沟道TFT那样沟道长度受光刻工艺的限制。但常见的垂直沟道结构的TFT大都采用侧栅结构，需要多次光刻和掩膜，工艺复杂，产业化实现成本较高，不利于其在低端电子系统中广泛应用。另外，传统的TFT器件通常采用氧化物绝缘薄膜作为栅介质层，驱动电压相对偏高，器件功耗较大，从而限制其在柔性化、便携式、移动式等电子系统领域的应用潜力。

技术实现要素：

为了克服现有技术的上述缺点与不足，本实用新型的目的在于提供一种结构简单，超低驱动电压的垂直沟道结构薄膜晶体管。该器件的优势包括：第一，该器件采用离子电解质作为栅介质层，利用电解质栅介质与有源层界面形成超薄双电层效应，大大提高等效栅介质电容，从而大幅度降低器件的工作电压；第二，该器件采用垂直沟道结构，沟道长度由沟道层的厚度所决定，不受光刻工艺的限制，尤其是器件进入深亚微米后，垂直沟道结构的优势体现得越实用新型显；第三，该器件结构简单，制作成本低，易于集成和产业化。

本实用新型的目的通过以下技术方案实现。

一种垂直沟道结构的双电层薄膜晶体管，其自下而上依次包括衬底、栅电极层、电解质栅介质层、源电极层、半导体沟道层、漏电极，所述栅电极层设置于所述衬底之上；所述电解质栅介质层设置于栅电极层的之上；所述源电极层设置于电解质栅介质层之上；所述半导体沟道层设置于源电极层的上方；所述漏电极设置于半导体沟道层之上。

进一步地，所述电解质栅介质层部分覆盖栅电极层；所述源电极层完全覆盖电解质栅介质层；所述半导体沟道层部分覆盖源电极层；所述漏电极层完全覆盖半导体沟道层。

进一步地，所述电解质栅介质层的厚度为1~5微米，所述电解质栅介质层为能形成双电层效应的无机绝缘介质膜（如柱状二氧化硅）或聚离子有机电解质（如聚乙烯胺、牛血清白蛋白、壳聚糖中的一种），但不限于此。

进一步地，所述半导体沟道层的厚度为 30~60 纳米，所述半导体沟道层为无机或有机半导体薄膜。

进一步地，所述栅电极层、源电极层和漏电极的材料为 Al、Cu、Ag、Au 或 ITO 导电薄膜中的一种。

进一步地，所述栅电极层的厚度为80~100纳米；所述源电极层厚度小于20纳米，且具有多孔结构；所述漏电极层厚度为100~200纳米。

进一步地，所述衬底为玻璃衬底或者塑料衬底。

所述的垂直沟道结构的双电层薄膜晶体管的制备方法，包括以下步骤 ：

(1) 在衬底上沉积导电薄膜作为栅电极层；所述栅电极层的厚度为80~100纳米；

(2) 在栅电极层上沉积具有双电层效应的电解质材料作为栅介质层，所述电解质栅介质层部分覆盖栅电极层，所述电解质栅介质为离子掺杂的无机绝缘材料或聚离子有机电解质材料；

(3) 在栅介质层上沉积一层超薄多孔结构导电膜作为源电极层；所述源电极层部分覆盖栅介质层，所述源电极层的厚度小于20 纳米；

(4) 在源电极层上沉积半导体薄膜，形成半导体沟道层；所述沟道层为无机半导体薄膜或有机半导体薄膜；

(5) 在半导体沟道层上沉积导电薄膜作为漏电极；所述漏电极的厚度为100~200纳米。

与现有技术相比，本实用新型具有以下优点和有益效果：

本实用新型采用具有可动离子电解质材料作为栅介质层，在栅介质与有源层界面处形成双电层效应；采用垂直沟道结构，大大缩短沟道长度，增大电流密度，并且结构较为简单。因此，与现有的水平沟道结构的TFT相比，该器件具有较强的驱动能力，易于3D集成；与现有的垂直沟道结构的TFT相比，该器件的阈值电压较小，功耗低，工艺更为简单，易于低成本产业化。

附图说明

图1a为本实用新型的垂直沟道结构的双电层薄膜晶体管的器件结构立体示意图；

图1b为图1所示器件结构的俯视图；

图1c为图1所示器件结构的剖视图；

图 2a~图2e 为实例中薄膜晶体管的制作方法的各个步骤对应的结构示意图。

具体实施方式

下面结合具体实施例和附图，对本实用新型作进一步的详细说明，但本实用新型的实施方式不限于此。

实施例 1

如图1a~图1c，本实施例的垂直沟道结构的双电层薄膜晶体管采用底栅结构，自下而上依次包括衬底1、栅电极层2、电解质栅介质层 3、源电极层4、半导体沟道层5、漏电极层6；所述电解质栅介质层部分覆盖栅极层；所述源电极层完全覆盖电解质栅介质层；所述半导体沟道层部分覆盖源电极层；所述漏电极完全覆盖半导体沟道层。

本实施例的衬底可为玻璃衬底或者塑料衬底。

本实施例的半导体沟道层为30~60纳米掺铟稼氧化锌(IGZO)半导体薄膜。

本实施例的栅介质层为1~5微米厚的电解质材料薄膜层，以实现超低工作电压和低功耗。

本实施例的源电极层为10~20纳米超薄Au膜。

本实施例的垂直沟道结构的双电层薄膜晶体管的制备方法，包括以下步骤 ：

(1) 采用真空蒸镀或溅射技术在玻璃或者塑料基板上沉积80~100纳米厚的Al薄膜作为栅电极层，如图 2a 所示。

(2) 采用等离子增强化学汽相沉积(PECVD)技术在栅电极层上沉积1~5微米厚的柱状二氧化硅膜形成电解质栅介质层，电解质栅介质层也可以选用聚乙烯胺、牛血清白蛋白、壳聚糖等有机聚合物电解质薄膜以实现双电层效应从而降低工作电压。所述电解质栅介质层部分覆盖栅电极层，如图 2b 所示。

(3) 采用旋涂技术、真空蒸镀或溅射技术在电解质栅介质层上沉积10~20纳米厚的Au薄膜作为源电极层，所述源电极层可全部覆盖电解质栅介质层，如图2(c)所示。

(4) 采用磁控溅射法在源电极层上沉积IGZO薄膜作为半导体沟道层，所述半导体沟道层部分覆盖源电极层，如图2d 所示。

(5) 采用真空蒸镀或溅射技术在半导体沟道层上沉积100~200纳米厚的Al薄膜作为漏电极层，所述漏电极层可全部覆盖半导体沟道层，如图2e 所示。

本实用新型采用具有可动离子电解质材料作为栅介质层，在栅介质与有源层界面处形成双电层效应；采用垂直沟道结构，大大缩短沟道长度，增大了漏极电流，降低了工作电压，并且结构较为简单。因此，与现有的水平沟道结构的TFT相比，该器件具有较强的驱动能力，易于3D集成。

上述实施例为本实用新型较佳的实施方式，但本实用新型的实施方式并不受所述实施例的限制，其他的任何未背离本实用新型的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本实用新型的保护范围之内。