一种具备高正向浪涌能力的高效率碳化硅肖特基芯片，属于半导体制造技术领域。
背景技术：
第一代的半导体材料以硅、锗为代表，随着半导体技术的不断发展，目前以碳化硅材料为代表的第三代半导体材料已经受到广泛应用。相比较以硅、锗为代表第一代半导体材料，以碳化硅材料为代表的第三代半导体材料具有禁带宽且耐高温、高电压的优点，从而大大的提高了半导体器件的性能和品质。
常规的肖特基芯片的结构如图10所示，包括衬底5上方设置有外延层3，在外延层3的上表面并列设置有多个沟槽7，在沟槽7的内侧壁形成沟槽氧化层11，在沟槽氧化层11内填充有多晶硅10，在沟槽7以及外延层3的上表面上形成肖特基界面2。
在传统的肖特基芯片中，肖特基芯片的耐压强度与沟槽7内的沟槽氧化层11的厚度成正比关系。因此为了提高肖特基芯片的耐压性能，需要在进行氧化处理时增加沟槽氧化层11的整体厚度，由于在形成沟槽氧化层11需要消耗外延层3本身的材料，因此如果沟槽氧化层11的体厚度增加，则减小了相邻两个沟槽7之间的距离，从而牺牲了有效地导电面积，使得芯片正向压降增大，影响了芯片的整体性能，为保证合适的正向压降要放大芯片的面积，从而导致了芯片体积的增加。如果需要兼顾芯片的整体体积以及正向压降，则需要减小沟槽7内沟槽氧化层的厚度，导致肖特基芯片的耐压能力下降。
然而对于碳化硅材质的肖特基芯片，虽然在结构上与硅材质制成的肖特基芯片在结构上区别较小，因此碳化硅材质的肖特基芯片仍具有上述缺陷。然而相比较常规的硅材质制成的肖特基芯片碳化硅材料在制成中，还具有其他缺陷，具体而言：碳化硅材料在进行常规的离子注入工艺时较为困难，需要用到大于1MeV的超高能量，同时需要600℃左右的高温，即使在满足上述两个条件下，离子注入的深度也只有0.5μmm至1μm左右，完成离子注入后还需要用约1600℃的高温退火以修复高能离子注入时造成的晶圆损伤，激活离子的电性，并且在1600℃的高温环境下离子在碳化硅内扩散非常缓慢。由上述可知，由于碳化硅材质在制造过程中对工艺的发生条件要求极为苛刻，因此利用常规的方式很难制成如图10所示结构的常规肖特基芯片。在目前国内，仅仅在一些科研机构以及高校实验室中拥有可以满足部分要求的设备，而在大部分企业中，鉴于成本的考虑，极少数企业会投入极大的资金用于设备的引进，因此大大限制了碳化硅材质半导体器件的发展。
技术实现要素：
本实用新型要解决的技术问题是：克服现有技术的不足，提供一种兼顾了芯片的耐压能力以及正向压降，提高了导电效率，同时不会导致芯片整体体积增加的具备高正向浪涌能力的高效率碳化硅肖特基芯片。
本实用新型解决其技术问题所采用的技术方案是：该具备高正向浪涌能力的高效率碳化硅肖特基芯片，包括碳化硅材质的衬底，在衬底的上方设置有外延层，在外延层的表面间隔设置有若干沟槽，其特征在于：在外延层的表面以及沟槽的内壁上设置有肖特基界面，在沟槽的底部设置有与外延层半导体类型相反的反型区。
优选的，在所述肖特基界面的表面设置有顶层金属层，顶层金属层同时填充在沟槽内部。
优选的，所述的外延层包括第一外延层和第二外延层，其中第一外延层位于沟槽以及反型区之间，第二外延层位于反型区与衬底之间。
优选的，所述的外延层为碳化硅材质。
优选的，所述的衬底以及外延层为N型半导体，所述的反型区为底部P型区。
优选的，在所述衬底的下方还设置有底层金属层。
与现有技术相比，本实用新型所具有的有益效果是：
在本具备高正向浪涌能力的高效率碳化硅肖特基芯片中，在沟槽的内壁以及外延层的表面上设置有肖特基界面，相比较现有技术的肖特基芯片，增加了导电面积，兼顾了芯片的耐压能力以及正向压降，提高了导电效率，同时不会导致芯片整体体积增加。
在本具备高正向浪涌能力的高效率碳化硅肖特基芯片中，由于未在沟槽内设置现有技术中的氧化层，因此同时省略了对外延层的氧化步骤，所以未对相邻两沟槽之间的间距造成影响，使得肖特基芯片的导电面积不受影响，并且在沟槽的侧壁上同时形成肖特基界面，相比较现有技术的肖特基芯片，增加了导电面积，从而保证了本高效率碳化硅肖特基芯片导通时的正向压降，保证了芯片的整体性能。
通过在沟槽底部设置底部P型区，因此底部P型区与N型半导体的外延层之间形成PN结，通过在沟槽下方制作底部P型区，利用底部P型区的空乏作用来保护肖特基界面，因此当芯片接入反向电压时，PN结截止，使得沟槽的底部可以承受较大的反向电压，增强了肖特基芯片的反向耐压能力，提高了芯片性能。同时由于PN结具有导电调制的作用，大大增强承受正向浪涌电流的能力。
本发明优选的衬底及外延层为碳化硅，但不局限于碳化硅一种材料，亦适用于其它材质的衬底与外延层材料如硅类、氮化镓等半导体材料。
附图说明
图1为具备高正向浪涌能力的高效率碳化硅肖特基芯片结构示意图。
图2~图9为具备高正向浪涌能力的高效率碳化硅肖特基芯片制造流程示意图。
图10为现有技术肖特基芯片结构示意图。
其中：1、顶层金属层 2、肖特基界面 3、外延层 4、底部P型区 5、衬底 6、底层金属层 7、沟槽 8、第一氧化层 9、第二氧化层 10、多晶硅 11、沟槽氧化层。
具体实施方式
图1~9是本实用新型的最佳实施例，下面结合附图1~10对本实用新型做进一步说明。
如图1所示，一种具备高正向浪涌能力的高效率碳化硅肖特基芯片，包括衬底5，在衬底5的上方设置有外延层3，在外延层3的表面设置有多个沟槽7，在沟槽7的底部形成底部P型区4。在沟槽7的内壁以及外延层3的表面同时形成肖特基界面2，在肖特基界面2的表面覆盖有顶层金属层1，顶层金属层1同时填充在沟槽7的内部，在衬底5的下部形成底层金属层6。
衬底5以及外延层3采用碳化硅材质的N型半导体。外延层3由第一外延层和第二外延层结合而成，其中位于底部P型区4与衬底5上方之间的为第一外延层，沟槽7之间的外延层为第二外延层。
在本具备高正向浪涌能力的高效率碳化硅肖特基芯片中，由于未在沟槽7内设置现有技术中的氧化层，因此同时省略了对外延层3的氧化步骤，所以未对相邻两沟槽7之间的间距造成影响，使得肖特基芯片的导电面积不受影响，并且在沟槽7的内壁上同时形成肖特基界面2，相比较现有技术的肖特基芯片，增加了导电面积，从而保证了本具备高正向浪涌能力的高效率碳化硅肖特基芯片导通时的正向压降，保证了芯片的整体性能。
通过在沟槽7底部设置底部P型区4，因此底部P型区4与N型半导体的外延层3之间形成PN结，通过在沟槽7下方制作底部P型区4，利用底部P型区4的空乏作用来保护肖特基界面2，因此当芯片接入反向电压时，PN结截止，使得沟槽7的底部可以承受较大的反向电压，增强了肖特基芯片的反向耐压能力，提高了芯片性能。同时由于PN结具有导电调制的作用，大大增强承受正向浪涌电流的能力。
如图2~图9所示，制成如图1所示的具备高正向浪涌能力的高效率碳化硅肖特基芯片，包括如下步骤：
步骤1，设置碳化硅材质的衬底5，在衬底5的上方形成外延层3，然后在外延层3的上方设置第一氧化层8，第一氧化层8的厚度与底部P型区4的厚度相同，如图2所示。此时外延层3为上述的第一外延层，第一氧化层8也可以采用其他绝缘材料实现。
步骤2，将需要形成底部P型区4的位置所对应的第一氧化层8去除，如图3所示。
步骤3，在步骤2中去除第一氧化层8的位置利用磊晶工艺生长P型区域，然后将P区域进行抛光，使得底部P型区的上表面与第一氧化层8的上表面平齐，形成底部P型区4，如图4所示。
步骤4，在底部P型区4以及第一氧化层8的表面形成第二氧化层9，第二氧化层9的高度与沟槽7的设计深度相同，如图5所示，第二氧化层9也可以采用其他绝缘材料实现。
步骤5，将沟槽7设计位置的第二氧化层9保留，刻蚀掉其他位置的第二氧化层9以及残留的第一氧化层8，如图6所示。
步骤6，在沟槽7设计位置之间利用磊晶工艺形成上述的第二外延层，然后将第二层外延进行研磨抛光，使第二外延层的上表面与残留的第二氧化层9的上表面平齐，如图7所示。第二外延层与上述形成的第一外延层组成外延层3。
步骤7，将残留的第二氧化层9去除，第二氧化层9去除之后形成位于底部P型区4上方的沟槽7，如图8所示。
步骤8，在沟槽7的内部以及外延层3的表面形成肖特基界面2，如图9所示。
步骤9，在肖特基界面2表面制作顶层金属层1，在衬底5的下面制作底层金属层6，顶层金属层1同时填充在沟槽7的内部，制成如图1所示的具备高正向浪涌能力的高效率碳化硅肖特基芯片。
以上所述，仅是本实用新型的较佳实施例而已，并非是对本实用新型作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本实用新型技术方案的保护范围。