本技术涉及固态成像元件及其制造方法和电子设备。具体地，本技术涉及一种构造成使得能够更可靠地分离像素的固态成像元件及其制造方法和电子设备。
背景技术：
在固态成像元件中，配置有多个像素。因此，为了防止混色，需要将形成相邻像素的光电转换部分离，并且针对这种需求提出了各种方案。
例如，专利文献1提出了在形成光电二极管之前形成分离结构，并且通过固相扩散技术在沟槽表面上扩散p型杂质以形成p型扩散层。
此外，专利文献2提出了从受光表面侧形成沟槽，并且像素与光电二极管之间的p型杂质一起分离。
此外，专利文献3提出了在光电二极管的周边形成沟槽，并且在沟槽的侧壁形成pn接合。以这种方式，增强了周边部分的电场，并且增大了饱和电荷量qs。通过离子注入或固相扩散形成p型杂质层，并通过离子注入形成n型杂质层。
引用文献列表
专利文献
专利文献1：日本专利第4987917号
专利文献2：日本专利申请特开第2013-157422号
专利文献3：日本专利申请特开第2015-153772号
技术实现要素：
本发明要解决的技术问题
然而，在专利文献1的方案中，在微小像素中存在对像素晶体管面积的限制，并且需要在深度方向上进行偏移。基于这些原因，难以通过沟槽结构进行充分的分离。
在专利文献2的方案中，由于在形成光电二极管之后形成沟槽结构，所以不能使用高热处理。基于该原因，难以进行额外的杂质处理，并且需要预先在沟槽表面上形成p型扩散层。
在专利文献3的方案中，通过离子注入形成n型杂质。基于该原因，杂质在横向方向上扩散，从而不能形成陡峭的pn接合。因此，限制了电场强化以及饱和电荷量qs的改善。
结果，通过这些方案很难使像素充分分离。
鉴于这些情况而完成了本技术，并且本技术旨在更可靠地分离像素。
解决问题的技术方案
本技术的一个方面是一种固态成像元件，包括：光电转换部，其构造成对入射光进行光电转换；第一分离部，其构造成分离所述光电转换部并形成在从第一表面侧形成的第一沟槽中；和第二分离部，其构造成分离所述光电转换部并形成在从与第一表面相对的第二表面侧形成的第二沟槽中。
在第一沟槽中，可以通过固相扩散形成由n型杂质形成的第一杂质层和由p型杂质形成的第二杂质层。
所述第一分离部和所述第二分离部在平行于透镜的光轴的方向上彼此相邻地布置，光通过所述透镜进入所述光电转换部。
所述光电转换部可以包括两层的光电转换部，第一表面侧的光电转换部由第一分离部分离，并且第二表面侧的光电转换部由第二分离部分离。
包括2×2个光电转换部的区块的周围可以由第一分离部分离。
所述第一分离部和所述第二分离部在垂直于透镜的光轴的方向上彼此相邻地布置，光通过所述透镜进入所述光电转换部。
在第一沟槽中，可以形成有由n型杂质形成的第一杂质层、由p型杂质形成的第二杂质层和热氧化膜。
在具有所述光电转换部、第一分离部和第二分离部的半导体层的第一表面侧可以配置有配线层，并且在第二表面侧可以配置有光学层。
本技术的一个方面是一种固态成像元件的制造方法，包括：从第一表面侧形成第一沟槽的步骤；在第一沟槽中形成用于分离光电转换部的第一分离部的步骤；从与第一表面相对的第二表面侧形成第二沟槽的步骤；和在第二沟槽中形成用于分离所述光电转换部的第二分离部的步骤。
本技术的一个方面是一种电子设备，包括：固态成像元件，其构造成获取被摄体的图像；和信号处理器，其构造成对从所述固态成像元件输出的图像信号进行处理，其中所述固态成像元件包括：光电转换部，其构造成对入射光进行光电转换；第一分离部，其构造成分离所述光电转换部并形成在从第一表面侧形成的第一沟槽中；和第二分离部，其构造成分离所述光电转换部并形成在从与第一表面相对的第二表面侧形成的第二沟槽中。
本技术的一个方面是一种固态成像元件，包括：光电转换部，其构造成对入射光进行光电转换；和分离部，其构造成分离所述光电转换部，其中所述分离部包括在用于分离所述光电转换部的沟槽中形成的n型和p型杂质层和在所述杂质层上形成的热氧化膜。
所述杂质层可以通过固相扩散形成。
所述n型杂质层仅可以形成在所述沟槽的传输栅极侧，不能形成在所述传输栅极的相对侧。
在所述沟槽内可以埋入将要被施加预定电压的埋入膜。
在所述热氧化膜上可以形成具有负固定电荷的固定电荷膜。
所述分离部可以形成为围绕像素的周围。
所述沟槽可以从具有所述光电转换部和所述分离部的半导体层的第一表面侧形成，在第一表面侧布置有配线层，并且在与第一表面相对的第二表面侧可以布置有光学层。
所述杂质层可以通过倾斜离子注入、等离子体掺杂、外延生长或气相扩散形成。
在本技术的一个方面中，所述光电转换部构造成对通过透镜的入射光进行光电转换，所述配线层构造成使得用于向/从所述光电转换部发送/接收信号的线布置在所述透镜的相反侧，并且所述分离部构造成使得相邻的光电转换部由第一沟槽中的第一分离部和第二沟槽中的第二分离部分离，所述第一沟槽从布置有配线层的一侧形成，所述第二沟槽布置有透镜的一侧形成。
本发明的有益效果
如上所述，根据本技术的一个方面，能够更可靠地分离像素。需要指出的是，本说明书中说明的有益效果仅是例子，并且不限于此。此外，可以提供附加的有益效果。
附图说明
图1是本技术第一实施方案的固态成像元件的构造的图。
图2是本技术第一实施方案的固态成像元件的构造的图。
图3是用于说明本技术第一实施方案的固态成像元件的制造方法的流程图。
图4是用于说明本技术第一实施方案的固态成像元件的制造方法的图。
图5是用于说明本技术第一实施方案的固态成像元件的制造方法的图。
图6是用于说明本技术第一实施方案的固态成像元件的制造方法的图。
图7是用于说明本技术第一实施方案的固态成像元件的制造方法的图。
图8是用于说明本技术第一实施方案的固态成像元件的制造方法的图。
图9是用于说明本技术第一实施方案的固态成像元件的制造方法的图。
图10是本技术第一实施方案的固态成像元件的构造的图。
图11是本技术第一实施方案的固态成像元件的构造的图。
图12是本技术第一实施方案的固态成像元件的构造的图。
图13是本技术第一实施方案的固态成像元件的构造的图。
图14是本技术第一实施方案的固态成像元件的构造的图。
图15是本技术第一实施方案的固态成像元件的构造的图。
图16是本技术第一实施方案的固态成像元件的构造的图。
图17是本技术第一实施方案的固态成像元件的构造的图。
图18是本技术第一实施方案的固态成像元件的构造的图。
图19是本技术第一实施方案的固态成像元件的构造的图。
图20是本技术第一实施方案的固态成像元件的构造的图。
图21是本技术第一实施方案的固态成像元件的构造的图。
图22是本技术第一实施方案的固态成像元件的构造的图。
图23是本技术第一实施方案的固态成像元件的构造的图。
图24是本技术第一实施方案的固态成像元件的构造的图。
图25是本技术第一实施方案的固态成像元件的构造的图。
图26是本技术第二实施方案的固态成像元件的构造的图。
图27是本技术第二实施方案的固态成像元件的构造的图。
图28是用于说明本技术第二实施方案的固态成像元件的特性的曲线图。
图29是用于说明本技术第二实施方案的固态成像元件的制造方法的流程图。
图30是用于说明本技术第二实施方案的固态成像元件的制造方法的图。
图31是用于说明本技术第二实施方案的固态成像元件的制造方法的图。
图32是本技术第二实施方案的固态成像元件的构造的图。
图33是本技术第二实施方案的固态成像元件的构造的图。
图34是本技术第二实施方案的固态成像元件的构造的图。
图35是本技术第二实施方案的固态成像元件的构造的图。
图36是本技术第二实施方案的固态成像元件的构造的图。
图37是本技术第二实施方案的固态成像元件的构造的图。
图38是本技术第二实施方案的固态成像元件的构造的图。
图39是本技术第二实施方案的固态成像元件的构造的图。
图40是用于说明本技术第二实施方案的固态成像元件的制造方法的流程图。
图41是用于说明本技术第二实施方案的固态成像元件的制造方法的图。
图42是用于说明本技术第三实施方案的电子设备的构造的图。
具体实施方式
在下文中，对用于实施本技术的实施方式进行说明。需要指出的是，按照以下顺序进行说明。
1.第一实施方案：fdti和rdti的组合(图1至图25)
(1)固态成像元件的概略构造例(图1)
(2)fdti和rdti的组合的构造(图2、图10、图11)
(3)固态成像元件的制造方法(图3至图9)
(4)fdti和rdti的另一个组合的构造1(图12、图13)
(5)fdti和rdti的又一个组合的构造2(图14、图15)
(6)fdti和rdti的又一个组合的构造3(图16、图17)
(7)fdti和rdti的又一个组合的构造4(图18、图19)
(8)fdti和rdti的又一个组合的构造5(图20、图21)
(9)fdti和rdti的又一个组合的构造6(图22、图23)
(10)fdti和rdti的又一个组合的构造7(图24、图25)
2.第二实施方案：fdti(图26至图41)
(1)fdti的构造(图26、图27、图28)
(2)fdti的制造方法(图29、图30、图31)
(3)fdti的另一个构造1(图32)
(4)fdti的又一个构造2(图33)
(5)fdti的又一个构造3(图34)
(6)fdti的又一个构造4(图35)
(7)fdti的又一个构造5(图36)
(8)fdti的又一个构造6(图37)
(9)fdti的又一个构造7(图38)
(10)fdti的又一个构造8(图39)
(11)fdti的另一种制造方法(图40、图41)
3.第三实施方案：(使用固态成像元件的电子设备)(图42)
4.其它
<第一实施方案>
(fdti和rdti的组合)
(1)固态成像元件的概略构造例
图1是本技术第一实施方案的固态成像元件的构造的图。图1示出了作为设有本技术的固态成像元件的固态成像元件的例子的金属氧化物半导体(mos)型固态成像元件的概略构造。
该图所示的固态成像元件1具有像素区域4，在像素区域4中，在支撑基板2的一个表面上二维地配置有分别包括光电转换区域的多个像素3。配置在像素区域4中的各像素3设有例如包括光电转换区域、浮动扩散部、读取栅极、多个其它晶体管(所谓的mos晶体管)和电容元件的像素电路。需要指出的是，多个像素3有时可以共有像素电路的一部分。
上述像素区域4的周边部分设有诸如垂直驱动电路5、列信号处理电路6、水平驱动电路7和系统控制电路8等外围电路。
例如，垂直驱动电路5包括移位寄存器。垂直驱动电路5构造成选择像素驱动线9以向所选择的像素驱动线9供给用于驱动像素3的脉冲，从而以行为单位驱动配置在像素区域4中的像素3。也就是说，垂直驱动电路5以行为单位在垂直方向上顺次地选择和扫描配置在像素区域4中的各像素。然后，基于根据各像素3中所接收的光量生成的信号电荷的像素信号经由垂直于像素驱动线9配置的垂直驱动线10供给到列信号处理电路6。
例如，列信号处理电路6针对像素的每列配置。列信号处理电路6构造成针对各像素列对从单行像素3输出的信号进行诸如噪声去除等信号处理。也就是说，列信号处理电路6进行用于去除像素固有的固定模式噪声的诸如相关双采样(cds)、信号放大或模拟/数字转换(ad)等信号处理。
例如，水平驱动电路7包括移位寄存器。水平驱动电路7构造成顺次地输出水平扫描脉冲以顺次地选择各个列信号处理电路6，由此使得各个列信号处理电路6输出像素信号。
系统控制电路8构造成接收输入时钟和指示操作模式等的数据，并输出诸如固态成像元件1的内部信息等数据。也就是说，在系统控制电路8中，基于垂直同步信号、水平同步信号和主钟生成作为垂直驱动电路5、列信号处理电路6、水平驱动电路7等的操作基准的时钟信号和控制信号。然后，将这些信号输入到垂直驱动电路5、列信号处理电路6、水平驱动电路7等。
如上所述的各外围电路和设置在像素区域4中的像素电路形成构造成驱动各像素的驱动电路。需要指出的是，外围电路可以配置在层叠于像素区域4上的位置处。
(2)fdti和rdti组合的构造
图2是本技术第一实施方案的固态成像元件的构造的图。在下文中，参照图2主要对固态成像元件1的前深沟槽隔离(frontdeeptrenchisolation,fdti)和后深沟槽隔离(reardeeptrenchisolation,rdti)的组合的构造进行说明。
图2示出了作为图1的固态成像元件1的一部分的固态成像元件51的构造。图2的b和c分别示出了固态成像元件51的背面和前表面，并且图2的a示出了沿着图2的c的a-a'线的固态成像元件51的横截面的构造。
图2的a示出了下述状态：其中，在半导体层163的上侧(背面侧)布置有具有滤色器66和透镜67的光学层164而下侧(前表面侧)无任何配置的状态。然而，实际上，如后述的图7的b所示，构造成使得在半导体层163的第一表面侧(前表面侧)上配置有配线层162，并且在与第一表面相对的第二表面侧(背面侧)上配置有光学层164。也就是说，固态成像元件1是以背面照射型互补金属氧化物半导体(cmos)图像传感器为代表的固态成像元件。
半导体层163设置有作为光电转换部的光电二极管65。透镜67与光电二极管65相对应地配置。光电二极管65构造成对通过光学层164(即，透镜67和滤色器66)输入并且与滤色器66的颜色相对应的光进行光电转换。在半导体层163中，各光电二极管65被作为分离部的fdti61和rdti62分离。
作为第一分离部的fdti61是在从固态成像元件51的前表面侧形成的沟槽(后述的图4的b的沟槽111)的基础上形成的分离部。也就是说，fdti61是在从固态成像元件51的前表面(如图2的a所示的下侧的表面，即，与其上配置有透镜67的表面相对的表面，即，其上布置有图7的b所示的后述配线层162的一侧)形成的沟槽的基础上形成的分离部。形成fdti61的沟槽在其表面上具有由n型杂质形成的杂质层63和由p型杂质形成的杂质层64。
相反地，作为第二分离部的rdti62是在从固态成像元件51的背面(如图2的a所示的上侧表面，即，其上配置有透镜67的侧的表面)形成的沟槽(后述的图6的d的沟槽171)的基础上形成的分离部。
如图2的a所示，在本实施方案中，fdti61和rdti62面向光电二极管65的相同侧表面，并且在平行于透镜67的光轴的方向(即，纵向方向)上彼此相邻地配置。此外，fdti61和rdti62彼此直接接触，但两者可以彼此偏移(即，分隔)。在fdti61和rdti62彼此偏移的情况下，p型杂质插入到这样的偏移部分中。
此外，在本实施方案中，如图2的b所示，背面侧(光电二极管65的靠近透镜67的侧)上的四个侧表面由rdti62分离。另一方面，如图2的c所示，前表面侧(与透镜67相对的侧)上的四个侧表面中的三个侧表面由fdti61分离。也就是说，相邻的2×2个光电二极管65形成单个区块，并且其周围的侧表面被fdti61分离。
在各区块的中央配置有浮动扩散部(fd)71，并且在各光电二极管65的靠近fd71处配置有传输栅极(tg)72。此外，在各区块的如图2的c所示的下侧配置有像素晶体管73。像素晶体管73和光电二极管65由fdti61分离。
在各区块内的2×2个光电二极管65中，图2的c中的沿上下方向的相邻光电二极管65由诸如硼等p型杂质层81分离。此外，在各区块内的2×2个光电二极管65中，图2的c中的沿左右方向的相邻光电二极管65的一部分由fdti61分离，并且这种光电二极管65的其余部分由杂质层81分离。
(3)固态成像元件的制造方法
接着，参照图3～图7对固态成像元件51的制造方法进行说明。图3是用于说明本技术第一实施方案的固态成像元件的制造方法的流程图，并且图4～图7是用于说明本技术第一实施方案的固态成像元件的制造方法的图。
首先，在步骤s11中实行制备基板的处理。例如，图4的a示出了所制备的硅(si)基板101。在步骤s12中，实行fdti61的沟槽处理。也就是说，如图4的b所示，通过光刻和蚀刻在步骤s11中制备的基板101上形成沟槽111。在图4的b中，半导体层163的前表面侧(即，其上将布置配线层162的侧)处于向上的方向。也就是说，沟槽111从半导体层163的前表面侧(即，将布置配线层162的第一表面侧)形成(这些沟槽用于形成后述的图7的b的fdti61)。
在步骤s13中，执行在各沟槽111的表面上形成掺杂有n型杂质的膜的处理。例如，如图4的c所示，例如通过化学气相沉积(cvd)在各沟槽111中形成掺杂有磷(p)的膜121。
在步骤s14中，执行进行n型杂质的固相扩散的处理。也就是说，以对通过步骤s13的处理形成的磷膜121进行热处理的方式进行固相扩散。由于其仍然在形成光电二极管65之前，所以热处理成为阻碍的可能性低。因此，如图4的d所示，在各沟槽111的周围处在基板101内形成n型杂质层63。
在步骤s15中，实行去除掺杂有n型杂质的膜121的处理。也就是说，在步骤s13中形成在各沟槽111中的膜121被去除。如图5的a所示，这产生了在各沟槽111的周围处在基板101内形成有n型杂质层63的状态。
在步骤s16中，执行在各沟槽111的表面上形成掺杂有p型杂质的膜的处理。例如，如图5的b所示，例如通过cvd在各沟槽111内形成诸如硼(b)等p型杂质的膜131。
在步骤s17中，实行进行p型杂质的固相扩散的处理。也就是说，以对在步骤s16中形成的p型杂质膜131进行热处理的方式进行p型杂质的固相扩散。由于其仍然在形成光电二极管65之前，所以热处理成为阻碍的可能性低。因此，例如，如图5的c所示，在各沟槽111的周围处在基板101内(即，在其中形成有杂质层63的区域内)形成p型杂质层64。
在步骤s18中，实行去除掺杂有p型杂质的膜131的处理。也就是说，如图5的d所示，在步骤s16中为进行固相扩散而在各沟槽111中形成的膜131被去除，产生了在各沟槽111的周围处在基板101内形成有n型杂质层63和p型杂质层64的状态。
形成具有与1sr类似的浓度水平的n型杂质层63和p型杂质层64，从而在fdti61的侧壁处产生强电场部分。因此，可以实现像素之间的分离以及饱和电荷量qs的改善。
在步骤s19中，执行在fdti的各沟槽111中埋入绝缘体的处理。例如，如图6的a所示，在各沟槽111中埋入由诸如sio2等绝缘体制成的埋入膜141。以这种方式，形成fdti61。
在步骤s20中，执行形成光电二极管65的处理。也就是说，如图6的b所示，通过离子注入n型杂质来形成光电二极管65。以这种方式，形成半导体层163。此外，形成栅极、外围晶体管和配线层。
此外，为了对rdti62进行钉扎，在相邻的光电二极管65之间的区域151中注入p型杂质。需要指出的是，在将固定电荷膜用于rdti62的表面的情况下，可以省略这种处理。稍后对固定电荷膜进行说明。
在步骤s21中，执行接合支撑基底的处理。因此，实现了如图6的c所示的在支撑基底161上配置有配线层162并且在配线层162上进一步配置有半导体层163的构造。在配线层162中，配置有用于向/从光电二极管65发送/接收信号的配线。然后，对光接收侧(即，图6的c的半导体层163的上表面)进行研磨。
在步骤s22中，执行rdti62的沟槽处理。也就是说，如图6的d所示，在相邻的光电二极管65之间的区域151内形成用于rdti62的沟槽171。在图6的d中，半导体层163的背面侧(即，其上将布置光学层164的第二表面侧)处于向上的方向。也就是说，沟槽171从半导体层163的背面侧(即，其上将布置光学层164的侧)形成(这些沟槽用于形成后述的图7的b的rdti62)。
在步骤s23中，执行将埋入膜埋入用于rdti62的各沟槽171中的处理。也就是说，如图7的a所示，在相邻的光电二极管65之间的区域151内埋入由诸如sio2等绝缘体制成的埋入膜181。以这种方式，在fdti61上(在光接收侧)形成rdti62。
在步骤s24中，执行形成滤色器66和透镜67的处理。也就是说，如图7的b所示，在半导体层163上形成包括滤色器66和透镜67的光学层164。也就是说，透镜67配置在背面侧，配线层162配置在前表面侧(与透镜67相对的侧)。以这种方式，制造了固态半导体元件51。
需要指出的是，可以采用如图8和图9所示的制造方法。图8是用于说明本技术第一实施方案的固态成像元件的制造方法的图。fdti61的深度为0.5至2μm，比浅沟槽隔离(sti)深0.3μm左右。除了fdti61和rdti62之外，还可以组合sti。在这种情况下，如图8的a所示，沟槽111是在预先形成sti191之后形成的，然后，进一步进行n型杂质层63的固相扩散。然后，如图8的b所示，进一步进行p型杂质层64的固相扩散。此后，进一步执行光电二极管65的注入处理和外围晶体管的形成。
图9是用于说明本技术第一实施方案的固态成像元件的制造方法的图。在该例子中，在已经进行注入光电二极管65的处理和形成栅极201的处理之后，形成像素晶体管和逻辑晶体管的轻掺杂漏极(ldd)、侧壁、源极、漏极等。然后，如图9的a所示，形成沟槽111，并且通过固相扩散形成n型杂质层63。此外，如图9的b所示，通过固相扩散形成p型杂质层64。
此外，在上述例子中，fdti61和rdti62形成为彼此直接接触，但是可以在纵向方向或横向方向上彼此偏移。图10示出了这种情况的一个例子。图10是本技术第一实施方案的固态成像元件的构造的图。在图10的例子中，fdti61从rdti62向内稍微偏移(即，移位)。
图2所示的固态成像元件51可以具有如图11所示的背面构造，而不是图2的b所示的构造。图11是本技术第一实施方案的固态成像元件的构造的图。如从图11和图2的b之间的比较所清楚地看出，图11的构造例形成为使得接触各光电二极管65的四个侧面的rdti62的交叉部分被p型杂质层81分隔。其它构造与图2的b所示的情况类似。
(4)fdti和rdti的另一个组合的构造1
在下文中，对fdti61和rdti62的另一个组合的构造进行说明。图12是本技术第一实施方案的固态成像元件的构造的图。图12的b和图12的c分别示出了固态成像元件51的背面和前表面的构造，并且图12的a示出了沿着图12的c的a-a'线的固态成像元件51的横截面的构造。
在图12的构造例中，如图12的b所示，在背面侧，各光电二极管65的四个侧面被rdti62分离。另一方面，在前表面侧上，如图12的c所示，在前表面侧(如图12的a所示的下侧)上的2×2个光电二极管65形成单个区块，并且其周围被fdti61分隔。
在各区块的2×2个光电二极管65中，图12的c中的沿左右方向相邻的光电二极管65被p型杂质层81分离。此外，在各区块的2×2个光电二极管65中，图12的c中的沿上下方向相邻的光电二极管65的左端部和右端部被fdti61分离，这些光电二极管65的剩余的中央部被杂质层81分离。在前表面侧的四个侧面上，三个侧面被fdti61分离。
因此，如图12的a所示，沿着图12的c的a-a'线的横截面的构造在前表面侧(如图12的a所示的下侧)被形成为使得fdti61和杂质层81交替地分离沿左右方向配置的光电二极管65。在背面侧(如图12的a所示的上侧)上，光电二极管65由rdti62分离。也就是说，各光电二极管65的一个侧面由fdti61和rdti62分离，并且这个光电二极管65的另一个侧面由rdti62和杂质层81分离。其它构造与图2的情况类似。
图13是本技术第一实施方案的固态成像元件的构造的图。图12所示的固态成像元件51可以具有如图13所示的背面构造，而不是图12的b所示的构造。如从图13和图12的b之间的比较所清楚地看出，图13的构造例形成为使得接触各光电二极管65的四个侧面的rdti62的交叉部分被p型杂质层81分离。其它构造与图12的b所示的情况类似。
(5)fdti和rdti的又一个组合的构造2
图14是本技术第一实施方案的固态成像元件的构造的图。图14的b和图14的c分别示出了固态成像元件51的背面和前表面的构造，并且图14的a示出了沿着图14的c的a-a'线的固态成像元件51的横截面的构造。
图14示出了双像素构造例。在该构造例中，如图12的b所示，从红色(r)、绿色(g)和蓝色(b)的各种颜色中选择的相同颜色的光电二极管65两个两个地彼此相邻配置。在图14的b的例子中，左上的两个光电二极管65和右下的两个光电二极管65是g的颜色，右上的两个光电二极管65是b的颜色，并且左下的两个光电二极管65是r的颜色。
此外，如图14的b所示，在背面侧，相同颜色的两个光电二极管65形成区块，并且相邻的区块由rdti62分离。此外，在区块中相同颜色的两个相邻的光电二极管65由诸如硼等p型杂质层81分离。例如，右上的b区块中的两个光电二极管65由杂质层81分离。这同样适用于g和r区块。
另一方面，如图14的c所示，在前表面侧上的2×2个光电二极管65的区块基本上由fdti61分离。此外，沿图中所示的纵向方向延伸的fdti61的大致中央部分被杂质层81替代。此外，区块中的2×2个光电二极管65被杂质层81分离。
如示出了沿着图14的c的a-a'线的横截面的构造的图14的a所示，相同颜色的光电二极管65由杂质层81分离。例如，在左右方向上位于r颜色的滤色器66r的中央的位于光电二极管65之间的边界处以及在左右方向上位于g颜色的滤色器66g的中央的位于光电二极管65之间的边界处，由杂质层81进行分离。在相邻的颜色之间的边界处，在背面侧(如图中所示的上侧)由rdti62进行分离，并且在前表面侧(如图中所示的下侧)由fdti61进行分离。
在图14的例子中，构造成使得相同颜色的像素不是被rdti62分离，但是可以构造成使得这些像素由rdti62分离。此外，在相同颜色的像素之间的前表面侧使用具有电荷隧穿结构的ofs的情况下，在相同颜色的像素之间未形成有fdti61，但是在使用ofs的情况下也可以形成fdti61。
图15是本技术第一实施方案的固态成像元件的构造的图。图14所示的固态成像元件51可以具有如图15所示的背面构造，而不是图14的b所示的构造。从图15和图14的b之间的比较清楚地看到，图15的构造例形成为使得rdti62的相邻部分之间的交叉部分以及rdti62与杂质层81之间的交叉部分由p型杂质层81分离。其它构造与图14的b所示的情况类似。
(6)fdti和rdti的又一个组合的构造3
图16是本技术第一实施方案的固态成像元件的构造的图。图16的b和图16的c分别示出了固态成像元件51的背面和前表面的构造，并且图16的a示出了沿着图16的c的a-a'线的固态成像元件51的横截面的构造。
图16示出了在光电二极管65构造成两层的情况下的例子。如图16的b所示，背面侧的2×2个光电二极管65形成区块，并且各区块由rdti62分离。各区块中的2×2个光电二极管65由杂质层81分离。
前表面侧与图12的c的例子类似地构造。也就是说，如图16的c所示，前表面侧的2×2个光电二极管65形成单个区块，并且其四周被fdti61分隔。
在各区块内的2×2个光电二极管65中，在图16的c中的沿左右方向相邻的光电二极管65被p型杂质层81分离。此外，在各区块内的2×2个光电二极管65中，在图16的c的沿上下方向相邻的光电二极管65的左端部和右端部被fdti61分离，并且这些光电二极管65的剩余的中央部分由杂质层81分离。
因此，如图16的a所示，沿着图16的c的a-a'线的横截面的构造在前表面侧(如图中所示的下侧)被形成为fdti61和杂质层81交替地分离沿左右方向配置的下部光电二极管65。在背面侧(如图中所示的上侧)，rdti62和杂质层81交替地分离沿左右方向配置的上部光电二极管65。
对于两层的光电二极管65的电荷传输，可以使用垂直晶体管结构，或者可以通过离子注入由杂质形成传输柱塞。
图17是本技术第一实施方案的固态成像元件的构造的图。图16所示的固态成像元件51可以具有如图17所示的背面构造，而不是图16的b所示的构造。从图17和图16的b之间的比较清楚地看出，图17的构造例被形成为rdti62的相邻部分之间的交叉部分以及rdti62与杂质层81之间的交叉部分由p型杂质层81分离。其它构造与图16的b所示的情况类似。
(7)fdti和rdti的又一个组合的构造4
图18是本技术第一实施方案的固态成像元件的构造的图。图18的b和图18的c分别示出了固态成像元件51的背面和前表面的构造，并且图18的a示出了沿着图18的c的a-a'线的固态成像元件51的横截面的构造。
在背面侧上，如图18的b所示，2×2个光电二极管65形成区块，并且各区块由fdti61分离。各区块内的2×2个光电二极管65由rdti62分离。
在前表面侧上，如图18的c所示，2×2个光电二极管65形成单个区块，并且其周围由fdti61分离。
在各区块中，左右方向上相邻的光电二极管65由p型杂质层81分离，并且上下方向上相邻的光电二极管65由p型杂质层81分离。
因此，如图18的a所示，在沿着图18的c的a-a'线的横截面中，fdti61和杂质层81交替地分离沿左右方向排布的光电二极管65。
图19是本技术第一实施方案的固态成像元件的构造的图。图18所示的固态成像元件51可以具有如图19所示的背面构造，而不是图18的b所示的构造。如从图19和图18的b之间的比较所清楚地看到的，图19的构造例被形成为各区块内的rdti62的相邻部分之间的交叉部分被p型杂质层81分隔。其它构造与图18的b所示的情况类似。
(8)fdti和rdti的又一个组合的构造5
图20是本技术第一实施方案的固态成像元件的构造的图。图20的b和图20的c分别示出了固态成像元件51的背面和前表面的构造，并且图20的a示出了沿着图20的c的a-a'线的固态成像元件51的横截面的构造。
在图20的实施方案的固态成像元件51中，如图20的b所示，背面侧的2×2个光电二极管65形成单个区块，并且该区块的左右边界由fdti61分离，上下边界由rdti62分离。
在该区块内，在用于将光电二极管65分离成上侧和下侧的上下侧之间的边界处的左右端部附近由fdti61分离，并且在用于将光电二极管65分离成右侧和左侧的左右侧之间的边界处，该区块的中央附近由fdti61分离。最终，光电二极管65的三个侧面由fdti61分离，并且光电二极管65的其余的一个侧面由rdti62分离。
如图20的c所示，在前表面侧，2×2个光电二极管65形成单个区块，并且该区块的左右边界由fdti61分离，上下边界由杂质层81分离。
在所述区块内，图20的c的右侧和左侧之间的边界的上端部和下端部附近由fdti61分离，图20的c的上侧和下侧之间的边界的左端部和右端部附近也由fdti61分离。在该区块的中央附近，在上侧和下侧之间的边界处以及在右侧和左侧之间的边界处由杂质层81进行分离。
如图20的a所示，在沿着图20的c的a-a'线的横截面中的光电二极管65由fdti61分离。
图21是本技术第一实施方案的固态成像元件的构造的图。图20所示的固态成像元件51可以具有如图21所示的背面构造，而不是图20的b所示的构造。如从图21和图20的b之间的比较所清楚地看到的，图21的构造例被形成为各区块内的2×2个光电二极管65的中央部分被rdti62分离成上、下、右和左侧。也就是说，对于光电二极管65的同一侧面，fdti61和rdti62在垂直于透镜67的光轴的方向(横向)上彼此相邻地配置。此外，光电二极管65的两个侧面由fdti61和rdti62分离，并且光电二极管65的其余两个侧面由fdti61或rdti62分离。其它构造与图20的b所示的情况类似。
(9)fdti和rdti的又一个组合的构造6
图22是本技术第一实施方案的固态成像元件的构造的图。图22的b和图22的c分别示出了固态成像元件51的背面和前表面的构造，并且图22的a示出了沿着图22的c的a-a'线的固态成像元件51的横截面的构造。
在图22的实施方案的固态成像元件51中，如图22的b所示，背面侧的2×2个光电二极管65形成单个区块，并且该区块的左右边界由fdti61分离，上下边界由rdti62分离。
在该区块中，在上侧和下侧之间的边界处以及在右侧和左侧之间的边界处由rdti62进行分离。最终，光电二极管65的三个侧面由rdti62分离，并且光电二极管65的剩余的一个侧面由fdti61分离。
如图22的c所示，在前表面侧，2×2个光电二极管65形成单个区块，并且该区块的左右边界由fdti61分离。该区块的上下边界由杂质层81分离。
在该区块内，在上侧和下侧之间的边界处以及在右侧和左侧之间的边界处由杂质层81进行分离。最终，光电二极管65的三个侧面由杂质层81分离，并且光电二极管65的其余的一个侧面由fdti61分离。
如图22的a所示，在沿着图22的c的a-a'线的横截面中，四个光电二极管65中的每一个的右端或左端由fdti61分离。此外，左侧的两个光电二极管通过fdti61与右侧的两个光电二极管分离。左侧的两个光电二极管65由rdti62和杂质层81分离，并且右边的两个光电二极管65由rdti62和杂质层81分离。
图23是本技术第一实施方案的固态成像元件的构造的图。图22所示的固态成像元件51可以具有如图23所示的背面构造，而不是图22的b所示的构造。如从图23和图22的b的比较所清楚地看到的，图23的构造例被形成为：用于将2×2个光电二极管65分离成上侧和下侧的rdti62与用于将2×2个光电二极管65分离成右侧和左侧的rdti62之间的交叉部分由杂质层81分离。其它构造与图22的b所示的情况类似。
(10)fdti和rdti的又一个组合的构造7
图24是本技术第一实施方案的固态成像元件的构造的图。图24的b和图24的c分别示出了固态成像元件51的背面和前表面的构造，并且图24的a示出了沿着图24的c的a-a'线的固态成像元件51的横截面的构造。
在图24的实施方案的固态成像元件51中，如图24的b所示，背面侧的2×2个光电二极管65形成单个区块，并且各区块在围绕该区块的边界处由fdti61分离。此外，在各区块内，在用于将2×2个光电二极管65分离为上侧和下侧的边界处的左端部和右端部以及用于将2×2个光电二极管65分离成右侧和左侧的边界处的上端部和下端部由fdti61分离。此外，在上侧和下侧之间的边界处以及右侧和左侧之间的边界处，2×2个光电二极管65的中央部分由rdti62分离。也就是说，光电二极管65的两个侧面由fdti61和rdti62分离，并且光电二极管65的剩余的两个侧面由fdti61分离。fdti61和rdti62在垂直于透镜67的光轴的方向(横向)上彼此相邻的配置，以面向光电二极管65的同一侧面。
如图24的c所示，在前表面侧，2×2个光电二极管65也形成单个区块，并且在围绕该区块的边界处各区块也由fdti61分离。此外，在各区块内，在用于将2×2个光电二极管65分离成上侧和下侧的边界处的左端部和右端部以及在用于将2×2个光电二极管65分离成右侧和左侧的边界处的上端部和下端部由fdti61分离。此外，在上侧和下侧的边界以及右侧和左侧之间的边界处，各区块的中央附近由杂质层81分离。
如图24的a所示，在沿着图24的c的a-a'线的横截面中，四个光电二极管65由fdti61分离。
图25是本技术第一实施方案的固态成像元件的构造的图。图24所示的固态成像元件51可以具有如图25所示的背面构造，而不是图24的b所示的构造。如从图25和图24的b之间的比较所清楚地看到的，图25的构造例被形成为：在中央附近，用于将2×2个光电二极管65分离成上侧和下侧的rdti62与用于将2×2个光电二极管65分离成右侧和左侧的rdti62之间的交叉部分由杂质层81形成。其它构造与图24的b所示的情况类似。
光电二极管65的每一侧可以由fdti61或rdti62单独分离或由其组合分离。对于易受面积限制的像素晶体管73和fd71，能够以不同的方式使用fdti61和rdti62。因此，能够确保光电二极管65的面积，能够减少混色，并且能够改善饱和电荷量qs。
如上所述，根据本技术，光电二极管65的至少一个或多个侧面由fdti61或rdti62分离。因此，能够实现可靠的遮光，并且能够减少混色。即使是对于具有很大的硅膜厚度的像素而言，也能够改善遮光效果。选择由fdti61和rdti62分离的部分，从而可以确保光电二极管65的面积。
此外，通过固相扩散在fdti61中形成n型杂质层63和p型杂质层64，从而可以在fdti61的表面上形成强电场部分。因此，能够改善饱和电荷量qs。
需要指出的是，在上面的说明中，由n型杂质形成的杂质层63和由p型杂质形成的杂质层64通过固相扩散形成，但是也可以通过其它方法形成。例如，这些层可以通过倾斜离子注入、等离子体掺杂、外延生长、气相扩散等形成。
<第二实施方案>
(fdti)
(1)fdti的构造(图26、图27、图28)
图26和图27是本技术第二实施方案的固态成像元件的构造的图。这些图示出了单个成像元件51的构造。图26的b示出了沿着图26的a的a-a'线的横截面的构造。图27的a示出了图26的a的局部构造(单个像素3)，并且图27的b示出了沿着图27的a的a-a'线的横截面的构造。需要指出的是，虽然在这些图中未示出，但是例如图2的a和图7的b所示的透镜67配置在如图26的b和图27的b所示的下侧上。
在第二实施方案中，主要对第一实施方案的fdti61和rdti62中的fdti61进行说明。也就是说，在第二实施方案中，固态成像元件51也构造成：如图7的b所示，在半导体层163的第一表面侧(前表面侧)配置有配线层162，并且在与第一表面相对的第二表面侧(背面侧)配置有光学层164。此外，将说明形成在半导体层163中的fdti61的构造。
需要指出的是，在第二实施方案中，没有在附图中具体示出配线层162、半导体层163和光学层164，而是根据需要使用这些术语。
图26的a示出了图1的像素区域4的局部构造(3×3个像素3)。如图26的a和图27的a所示，在像素3的前表面侧的大致中央配置有光电二极管311(与第一实施方案的光电二极管65相对应)。此外，在光电二极管311的附近(如图27的a中所示的上侧)配置有传输栅极313(与第一实施方案的tg72相对应)和n型浮动扩散部314(与第一实施方案的fd71相对应)。
如图27的a所示，在光电二极管311的下侧配置有sti323(与第一实施方案的sti191相对应)、像素晶体管315(与第一实施方案的73相对应)以及栅极多晶硅316。
如图27的a所示，在光电二极管311的整个下侧、光电二极管311的左侧的一部分以及光电二极管311的右侧的一部分连续地形成有沟槽312(与第一实施方案的沟槽111相对应)。沟槽312是用于fdti310(与第一实施方案的fdti61相对应)的沟槽。
如在图27的b所示的横截面构造中所看到的，在n型光电二极管311的左侧形成有沟槽312。此外，在沟槽312的周围形成有n型杂质层321(与第一实施方案的杂质层63相对应)，并且在杂质层321的内侧(靠近沟槽312的侧)进一步形成有p型杂质层332(与第一实施方案的杂质层64相对应)。如第一实施方案所述，这些层通过固相扩散形成。n型杂质层321与n型光电二极管311连接。在n型光电二极管311下方形成有p型阱335。
图28是用于说明本技术第二实施方案的固态成像元件的特性的曲线图。图28的a示出了沿着图27的b的b-b'线的横截面(即，pn接合部)中的杂质浓度分布，纵轴表示浓度，横轴表示b-b'线(如图27的b所示的横向方向上的位置)上的深度。例如，曲线351所示的峰值p型杂质浓度为1e18/cm3(在1e17～1e19/cm3的范围内的值)。例如，曲线352所示的pn接合部的峰值n型杂质浓度为1e17/cm3(1e16～1e18/cm3范围内的值)。例如，pn接合处的深度(曲线351和曲线352的交点处的深度)为60nm(在2～150nm的范围内的值)。
根据固相扩散，可以在作为扩散源的沟槽312的侧面产生陡峭的分布。因此，可以形成陡峭的pn接合。结果，n型杂质浓度增高，产生强电场。因此，能够增大饱和电荷量qs。图28的b示出了pn接合部的电场分布，纵轴表示电场，横轴表示b-b'线上的深度。曲线361表示b-b'线上的电场强度，并且表示电场在60nm的深度处达到峰值。能够加强电场，从而深度可以更浅(在本实施方案中，深度可以是60nm)。因此，可以扩大光电二极管311。
例如，在沟槽312的si界面处形成5nm(在2～20nm范围内的值)的热氧化膜(氧化硅膜)324，并且在沟槽312内埋入有通过cvd形成的埋入膜(氧化硅膜)325。当通过固相扩散形成n型杂质层321时，位于沟槽312的与传输栅极313相对的侧的区域327为n型。因此，该区域327通过p型杂质(例如，硼)的附加的离子注入而变为p型。
在这样的结构中，pn接合靠近沟槽312的界面，从而存在沟槽312的si界面容易受到pn接合部的耗尽层电场的影响的可能性。也就是说，在si界面附近的形成在n型杂质层321与p型杂质层332之间的耗尽层的端部与si界面接触，从而向si界面施加弱电场。然而，沟槽312的si界面是热氧化膜324，从而抑制了界面态。暗电流和白点能够被抑制到不会引起成像特性的问题的程度。如上所述，pn接合的深度可以变浅至约60nm，并且可以获得较大面积的光电二极管311。因此，可以增大饱和电荷量qs。
(2)fdti的制造方法(图29、图30、图31)
接着，参照图29和图30对单个成像元件51的制造方法进行说明。图29是用于说明本技术第二实施方案的固态成像元件的制造方法的流程图。图30是用于说明本技术第二实施方案的固态成像元件的制造方法的图。
首先，在步骤s101中实行形成沟槽312的处理。也就是说，例如，制备硅基板401(与第一实施方案的图4的基板101相对应)，并且在基板401的表面上形成用于掩模的氮化硅膜411。然后，使用氮化硅膜411作为掩模，通过光刻和蚀刻从前表面侧形成沟槽312(图30的a)。
如在第一实施方案的图4的b的情况下，在图30的a中，半导体层163的前表面侧(即，其上将布置配线层162的侧)处于向上的方向。也就是说，沟槽312从半导体层163的前表面侧(其上将布置配线层162的侧)形成。
在步骤s102中，执行通过固相扩散在沟槽312的周围形成n型杂质层321的处理。也就是说，例如，形成掺杂有作为n型杂质的磷(p)的磷掺杂氧化硅膜421，并且通过热处理在沟槽312的周围形成n型杂质层321(图30的b)。此后，去除磷掺杂氧化硅膜421。然后，通过热处理，在硅基板401中设置宽泛的磷分布。
在步骤s103中，执行通过固相扩散在沟槽312的周围形成p型杂质层332的处理。也就是说，例如，形成掺杂有作为p型杂质的硼(b)的硼掺杂氧化硅膜431，并且通过热处理在沟槽312的周围形成p型杂质层332(图30的c)。此后，去除硼掺杂氧化硅膜431。
在步骤s104中，执行对沟槽312的侧壁进行热氧化的处理。也就是说，例如，通过热氧化在沟槽312的侧壁上形成厚度为5nm的热氧化膜(氧化硅膜)324。此外，通过cvd方法将埋入膜(氧化硅膜)325埋入沟槽312内(图30的d)。以这种方式，形成fdti310。
在步骤s105中，执行形成光电二极管311的n型/p型区域的处理。也就是说，将n型杂质离子注入光电二极管311中。此外，位于沟槽312的与传输栅极313相对的侧的区域327通过p型杂质的离子注入而变为p型。
也就是说，当通过固相扩散形成n型杂质321时通过掺杂而变为n型的区域327的类型因p型杂质的离子注入而被抵消并且成为p型。此外，根据通常的制造方法，形成栅电极。
需要指出的是，图30的上述制造步骤可以是图31所示的那些步骤。图31是用于说明本技术第二实施方案的固态成像元件的制造方法的图。
也就是说，在图30的a步骤之后，在图30的b步骤中形成磷掺杂氧化硅膜421。然后，在热处理之前，可以选择性地去除磷掺杂氧化硅膜421。也就是说，如图31的a所示，通过光刻和蚀刻选择性地去除沟槽312内的位于传输栅极313的相对侧(图31的a中的左侧)的磷掺杂氧化硅膜421的一部分。
此后，通过热处理进行固相扩散，仅在沟槽312的靠近传输栅极313的内侧壁部分(如图31的a所示的右侧)上形成n型杂质层321(图31的a)。然后，如参照图30的c所述的，在沟槽312内形成硼掺杂氧化硅膜431，并且通过热处理进行固相扩散以形成p型杂质层332(图31的b)。
此外，通过沟槽312的侧壁的热氧化，在沟槽312的侧壁上形成热氧化膜(氧化硅膜)324。然后，通过cvd方法将埋入膜(氧化硅膜)325埋入沟槽312内(图31的c)。
在这种情况下，选择性地去除沟槽312内的位于传输栅极313的相对侧(图31的a中的左侧)的磷掺杂氧化硅膜421的一部分，由此在位于沟槽312的与传输栅极313相对侧(即，靠近sti323的侧)的区域327中未形成n型杂质层321(图31的b)。也就是说，仅形成p型杂质层332，从而可以省略在图29的步骤s105中进行的通过p型杂质的离子注入将位于沟槽312的与传输栅极313相对侧上的区域327转换回p型的步骤。
(3)fdti的另一个构造1(图32)
图32是本技术第二实施方案的固态成像元件的构造的图。在图32的固态成像元件51的像素3中，埋入在沟槽312内的埋入膜431由掺杂的杂质量等于或小于1e16/cm3的多晶硅或氮化硅形成。其它构造与图27的b的情况类似。多晶硅或氮化硅表现出比氧化硅膜的埋入特性更好的埋入特性。因此，与图27的b的情况相比，这种材料表现出类似的电气特性，而且表现出改善的埋入特性。
(4)fdti的又一个构造2(图33)
图33是本技术第二实施方案的固态成像元件的构造的图。在图33的像素3中，例如，埋入在沟槽312内的埋入膜441由掺杂的磷杂质量等于或大于1e16/cm3且等于或小于1e23/cm3的多晶硅或金属形成。然后，例如，从接头442向埋入膜441施加-1.2v的电压。
通过向多晶硅施加负电位，空穴集中在硅基板的沟槽312的界面上。在沟槽312的界面处产生的电子在流入光电二极管311之前被引入空穴中。这减少了暗电流和白点的发生。
(5)fdti的又一个构造3(图34)
图34是本技术第二实施方案的固态成像元件的构造的图。在图34的像素3中，在沟槽312内的热氧化膜324上形成具有负固定电荷的固定电荷膜451。此后，在沟槽312内埋入作为埋入膜325的氧化硅膜。
由于具有负固定电荷的固定电荷膜451的存在，所以空穴集中在硅基板的沟槽312的界面上，并且在沟槽312的界面处产生的电子在流入光电二极管311之前被引入空穴中。这减少了暗电流和白点的发生。
例如，具有负固定电荷的固定电荷膜451由氧化铪(hfo2)膜、氧化铝(al2o3)膜、氧化锆(zro2)膜、氧化钽(ta2o5)膜或氧化钛(tio2)膜形成。上述类型的膜具有用于绝缘栅型场效应晶体管的栅极绝缘膜等的追踪记录，从而已经建立了成膜方法。因此，可以容易地形成这些类型的膜。例如，可以使用化学气相沉积法、溅射法、原子层沉积法等作为成膜方法。
此外，例如，除了上述材料之外，氧化镧(la2o3)、氧化镨(pr2o3)、氧化铈(ceo2)、氧化钕(nd2o3)、三氧化二钷(pm2o3)、氧化钐(sm2o3)、氧化铕(eu2o3)、氧化钆(gd2o3)、氧化铽(tb2o3)、氧化镝(dy2o3)、氧化钬(ho2o3)、氧化铒(er2o3)、氧化铥(tm2o3)、氧化镱(yb2o3)、氧化镥(lu2o3)和氧化钇(y2o3)也可以作为其它材料使用。
此外，具有负固定电荷的固定电荷膜451可以由氮化铪膜、氮化铝膜、氮氧化铪膜或氮氧化铝膜形成。对于这些膜，例如，也可以使用化学气相沉积法、溅射法、原子层沉积法等。然而，可以优选使用原子层沉积法，原因是可以同时形成约1nm的用于减少成膜期间的界面态的sio2层。
(6)fdti的又一个构造4(图35)
图35是本技术第二实施方案的固态成像元件的构造的图。在图35的像素3中，在沟槽312内形成空腔455。也就是说，在该例子中，不存在埋入膜。因此，步骤的数量因不存在埋入膜而减少，导致了更高效的制造步骤。
(7)fdti的又一个构造5(图36)
图36是本技术第二实施方案的固态成像元件的构造的图。在图36的像素3中，沟槽312(因此，fdti310)形成为梳齿状，使得沟槽312不仅在光电二极管311的外周延伸，而且还从外周连续延伸进入光电二极管311中，以线状地陷入光电二极管311中。
在这种情况下，增大了沟槽312(因此，光电二极管311)的表面积，从而能够增大饱和电荷量qs。
(8)fdti的又一个构造6(图37)
图37是本技术第二实施方案的固态成像元件的构造的图。在图37的像素3中，沟槽312(因此，fdti310)不仅形成在光电二极管311的外周，而且还与外周不连续地以岛状形成在光电二极管311内。
在这种情况下，也增大了沟槽312的表面积，从而能够增大饱和电荷量qs。
(9)fdti的又一个构造7(图38)
图38是本技术第二实施方案的固态成像元件的构造的图。在图38的像素3中，通过固相扩散也在光电二极管311的表面上形成p型层326。也就是说，如从图38的a与图30的c的比较所清楚地看到的，当形成硼掺杂氧化硅膜431用于p型杂质层332的固相扩散时，用于掩模的氮化硅膜411未形成在沟槽312的图中所示的右侧的一部分上(图38的a)。结果，当通过热处理将p型杂质层332从沟槽312固相扩散到硅基板401中时，也从硼掺杂氧化硅膜431对光电二极管311的表面进行固相扩散，形成p型层326(图38的b)。
在这种情况下，与通过离子注入在n型光电二极管311的表面上形成p型层326的情况相比，不会在n型光电二极管311的表面处产生由离子注入引起的损坏，从而减少了暗电流和白点的恶化。
(10)fdti的又一个构造8(图39)
图39是本技术第二实施方案的固态成像元件的构造的图。图39的b示出了沿着图39的a的a-a'线的横截面的构造。如图39的b所示，在左沟槽312的右侧在n型光电二极管311的上方形成有p型阱501，并且在右沟槽312的左侧在n型光电二极管311的上方形成有p型阱502。此外，在图39的像素3中，如图39的a所示，沟槽312(因此，fdti310)形成为围绕像素3的四周。也就是说，在像素3中配置有像素晶体管315，并且在相邻像素3之间形成有沟槽312。
在这种情况下，也增大了沟槽312的表面积，从而能够增大饱和电荷量qs。
(11)fdti的另一种制造方法(图40、图41)
接着，对fdti310的另一种制造方法进行说明。图40是用于说明本技术第二实施方案的固态成像元件的制造方法的流程图，图41是用于说明本技术第二实施方案的固态成像元件的制造方法的图。
首先，在步骤s201中执行形成沟槽312的处理。也就是说，制备硅基板401，并且在硅基板401的表面上形成用于掩模的氮化硅膜411。然后，使用氮化硅膜411作为掩模，通过光刻和蚀刻形成沟槽312(图41的a)。
在步骤s202中，执行通过倾斜离子注入在沟槽312的周围形成n型杂质层601的处理。也就是说，例如，进行磷(p)注入至沟槽312内的倾斜离子注入。此后，通过热处理在硅基板401中设置宽泛的磷分布(图41的b)。
在步骤s203中，执行通过倾斜离子注入在沟槽312的周围形成p型杂质层611的处理。也就是说，例如，进行硼(b)注入至沟槽312内的倾斜离子注入。以这种方式，在n型杂质层601上形成p型杂质层611(图41的c)。
在步骤s204中，执行对沟槽312的侧壁进行热氧化的处理。也就是说，例如，通过热氧化在沟槽312的侧壁上形成厚度为5nm的热氧化膜(氧化硅膜)324。此外，通过cvd方法将埋入膜(氧化硅膜)325埋入沟槽312内(图41的d)。以这种方式，形成fdti310。
在步骤s205中，执行形成光电二极管311的n型/p型区域的处理。也就是说，进行n型杂质注入至光电二极管311中的离子注入。此外，位于沟槽312的与传输栅极313相对的侧的区域327通过p型杂质的离子注入而变成p型。
也就是说，当通过固相扩散形成n型杂质321时通过掺杂而变成n型的区域327的类型因p型杂质的离子注入而被抵消并且成为p型。此外，根据通常的制造方法，形成栅电极。
可选择地，除了倾斜离子注入之外，n型杂质层601和p型杂质层611也可以通过等离子体掺杂、外延生长、气相扩散等形成。
<第三实施方案>
(使用固态成像元件的电子设备)(图42)
例如，如以上实施方案所述的本技术的固态成像元件可以适用于包括诸如数字相机和摄像机等相机系统、具有成像功能的移动电话以及具有成像功能的其它类型的设备的电子设备。在下文中，参照图42对该电子设备进行说明。
图42是用于说明本技术第三实施方案的电子设备的构造的图。作为本技术的电子设备的例子，图42示出了使用固态成像元件的相机的构造图。本实施方案的相机是构造成获取静止图像或视频的示例性摄像机。该相机700具有固态成像元件1、用于将入射光导向固态成像元件1的受光传感器的光学系统701、快门装置702、用于驱动固态成像元件1的驱动电路703和用于处理固态成像元件1的输出信号的信号处理电路704。
固态成像元件1采用上述各实施方案中所述的构造。光学系统701根据来自被摄体的图像光在固态成像元件1的成像区域上形成图像。以这种方式，信号电荷在固态成像元件1中蓄积一段时间。这样的光学系统701可以是包括多个光学透镜的光学透镜系统。
快门装置702控制固态成像元件1的光照时段和遮光时段。驱动电路703向固态成像元件1和快门装置702供给驱动信号，从而根据所供给的诸如时间信号等驱动信号来控制从固态成像元件1到信号处理电路704的信号输出操作或者快门装置702的快门操作。也就是说，驱动电路703通过驱动信号的供给将来自固态成像元件1的信号传输到信号处理电路704。
信号处理电路704对从固态成像元件1传输的信号进行各种信号处理。经过信号处理后的影像信号存储在诸如存储器等存储介质中，或者被输出并显示在监控器上。
根据上述本实施方案的电子设备，使用上述实施方案中说明的并且表现出良好的光接收特性的任何固态成像元件，从而可以实现高清晰度成像和小型化。
需要指出的是，本技术的实施方案不限于上述实施方案，并且可以在不脱离本技术的要旨的情况下可以进行各种改变。
<其它>
本技术可以采用以下构造。
(1)
一种固态成像元件，包括：
光电转换部，其被构造为对入射光进行光电转换；
第一分离部，所述第一分离部被构造用于分离所述光电转换部，并且所述第一分离部形成在从第一表面侧形成的第一沟槽中；和
第二分离部，所述第二分离部被构造用于分离所述光电转换部，并且所述第二分离部形成在从与所述第一表面相对的第二表面侧形成的第二沟槽中。
(2)
根据(1)所述的固态成像元件，其中
在所述第一沟槽中，通过固相扩散形成由n型杂质形成的第一杂质层和由p型杂质形成的第二杂质层。
(3)
根据(1)或(2)所述的固态成像元件，其中
所述第一分离部和所述第二分离部在平行于透镜的光轴的方向上彼此相邻地布置，光通过所述透镜进入所述光电转换部。
(4)
根据(1)或(2)或(3)所述的固态成像元件，其中
所述光电转换部包括两层光电转换部，位于所述第一表面侧的所述光电转换部由所述第一分离部分离，并且位于所述第二表面侧的所述光电转换部由所述第二分离部分离。
(5)
根据(1)至(4)中任一项所述的固态成像元件，其中
包括2×2个所述光电转换部的区块的周围由所述第一分离部分离。
(6)
根据(1)至(5)中任一项所述的固态成像元件，其中
所述第一分离部和所述第二分离部在垂直于透镜的光轴的方向上彼此相邻地布置，光通过所述透镜进入所述光电转换部。
(7)
根据(1)至(6)中任一项所述的固态成像元件，其中
在所述第一沟槽中，形成有由n型杂质形成的第一杂质层、由p型杂质形成的第二杂质层和热氧化膜。
(8)
根据(1)至(7)中任一项所述的固态成像元件，其中
在具有所述光电转换部、所述第一分离部和所述第二分离部的半导体层的所述第一表面侧配置有配线层，并且在所述第二表面侧配置有光学层。
(9)
一种固态成像元件的制造方法，包括：
从第一表面侧形成第一沟槽的步骤；
在所述第一沟槽中形成用于分离光电转换部的第一分离部的步骤；
从与所述第一表面相对的第二表面侧形成第二沟槽的步骤；和
在所述第二沟槽中形成用于分离所述光电转换部的第二分离部的步骤。
(10)
一种电子设备，包括：
固态成像元件，所述固态成像元件被构造为获取被摄体的图像；和
信号处理器，所述信号处理器被构造为对从所述固态成像元件输出的图像信号进行处理，
其中所述固态成像元件包括：
光电转换部，所述光电转换部被构造为对入射光进行光电转换；
第一分离部，所述第一分离部被构造为分离所述光电转换部并形成在从第一表面侧形成的第一沟槽中；和
第二分离部，所述第二分离部被构造为分离所述光电转换部并形成在从与所述第一表面相对的第二表面侧形成的第二沟槽中。
(11)
一种固态成像元件，包括：
光电转换部，所述光电转换部被构造为对入射光进行光电转换；和
分离部，所述分离部被构造为分离所述光电转换部，
其中所述分离部包括
在用于分离所述光电转换部的沟槽中形成的n型和p型的杂质层，和
在所述杂质层上形成的热氧化膜。
(12)
根据(11)所述的固态成像元件，其中
所述杂质层通过固相扩散形成。
(13)
根据(11)或(12)所述的固态成像元件，其中
所述n型的杂质层仅形成在所述沟槽的传输栅极侧，未形成在所述传输栅极的相对侧。
(14)
根据(11)或(12)或(13)所述的固态成像元件，其中
在所述沟槽内埋入将被施加预定电压的埋入膜。
(15)
根据(11)至(14)中任一项所述的固态成像元件，其中
所述热氧化膜上形成有具有负固定电荷的固定电荷膜。
(16)
根据(11)至(15)中任一项所述的固态成像元件，其中
所述分离部被形成为围绕像素的周围。
(17)
根据(11)至(16)中任一项所述的固态成像元件，其中
所述沟槽从具有所述光电转换部和所述分离部的半导体层的第一表面侧形成，在第一表面侧布置有配线层，并且
在与所述第一表面相对的第二表面侧布置有光学层。
(18)
根据(11)至(17)中任一项所述的固态成像元件，其中
所述杂质层通过倾斜离子注入、等离子体掺杂、外延生长或气相扩散形成。
附图标记列表
1单个成像元件
3像素
51单个成像元件
61fdti
62rdti
63n型杂质层
64p型杂质层
65光电二极管
67透镜
310fdti
311光电二极管
312沟槽
321n型杂质层
332p型杂质层
324热氧化膜
325埋入膜