半导体存储器广泛用于各种电子装置中，诸如移动计算装置、移动电话、固态驱动器、数码相机、个人数字助理、医疗电子设备、服务器和非移动计算装置。半导体存储器可以包括非易失性存储器或易失性存储器。即使当非易失性存储器装置未连接到电源(例如电池)时，非易失性存储器装置也允许存储或保存信息。非易失性存储器的示例包括闪速存储器(例如，nand型和nor型闪速存储器)、电可擦除可编程只读存储器(eeprom)、铁电存储器(例如，feram)、磁阻存储器(例如，mram)和相变存储器(例如，pram)。近年来，非易失性存储器装置已经缩小，以便减少每位的成本。然而，随着工艺几何的缩减，存在许多设计和工艺上的挑战。这些挑战包括存储器单元i-v特性随着工艺、电压和温度变化的增加的变化性，以及通过未被选择的存储器单元的增加的漏电流。
附图说明
图1a-1g描绘了存储器系统的各种实施例。
图2a-2b描绘了三维存储器阵列的一部分的各种实施例。
图3a-3b描绘了交叉点存储器阵列的实施例。
图4a-4b描绘了三维存储器阵列的一部分的各种实施例。
图5描绘了读取/写入电路的一个实施例。
图6描绘了具有垂直位线的存储器结构的截面图。
图7a-7l描绘了用于形成存储器阵列的部分的工艺的各种实施例。
图8a-8b描绘了描述用于形成存储器阵列的部分的工艺的实施例的流程图。
具体实施方式
描述了一种用于改善利用空位调制导电氧化物(vacancymodulatedconductiveoxide，vmco)结构的非易失性存储器的性能的技术。vmco结构可以包括非晶硅层(例如，si阻挡层)和钛氧化物层(例如，tio2切换层)。在一些情形下，与空位形成的丝状路径的收缩中的局部切换相比较，vmco结构(或vmco堆叠体)可以跨越vmco结构的区域使用批量切换(bulkswitching)或切换o离子移动。在一些实施例中，vmco结构可以部分地或完全地嵌入在存储器阵列的字线层内，诸如使用vbl架构布置的存储器阵列(例如，存储器单元布置在正交于衬底的水平字线和垂直位线之间的存储器阵列架构)。vmco结构可以部分地或完全地形成在存储器阵列的字线层内。vmco堆叠体可以包括非晶硅层和钛氧化物层。在一些情形下，vmco堆叠体可以包括布置在非晶硅层和钛氧化物层之间的薄铝氧化物层或其他金属氧化物层。
将vmco堆叠体或vmco结构集成在存储器阵列内的一个问题是可靠的存储器单元切换所需要的vmco层的厚度可能限制了缩小或缩减存储器阵列的能力(例如，非晶硅层可能必须是至少10nm和/或钛氧化物层可能必须是至少10nm)。将vmco结构(或者其他存储器单元切换结构，诸如reram材料结构或相变材料结构)部分地或完全地嵌入到字线层的凹陷部分可以允许裸芯面积的减小，并且可以改善存储器单元结构的可靠性(通过在vmco结构之间提供改善的隔离)。在一些实施例中，还可以使用除非晶硅和钛氧化物之外的其他存储器材料。例如，非晶硅层可以替换为铪氧化物层或替换为表征为高势垒高度的其他高k电介质层，并且钛氧化物层可以替换为钨氧化物层、钽氧化物层或其他较低势垒高度的电介质层。在一些情形下，薄的铝氧化物和其他高k电介质的层可以布置在非晶硅层和钛氧化物层之间。
在一些实施例中，存储器阵列可以包括交叉点存储器阵列。交叉点存储器阵列可以是指双端(two-terminal)存储器单元放置在布置在第一方向上的第一组控制线(例如，字线)和布置在第二方向上的第二组控制线(例如，位线)的交点处的存储器阵列，该第二方向垂直于该第一方向。
双端存储器单元可以包括电阻切换材料，诸如相变材料、铁电材料或金属氧化物(例如，镍氧化物或铪化氧物)。在一些情形下，交叉点存储器阵列中的每个存储器单元可以与转向元件或诸如二极管的隔离元件串联放置，以便减少漏电流。在存储器单元不包括隔离元件的交叉点存储器阵列中，控制和最小化漏电流可能是相当大的问题，特别是由于漏电流可能随着偏置电压和温度而显著变化。
在一个实施例中，非易失性储存系统可以包括非易失性存储器单元的一个或多个二维阵列。二维存储器阵列内的存储器单元可以形成存储器单元的单个层，并且可以经由在x和y方向上的控制线(例如，字线和位线)来被选择。在另一个实施例中，非易失性储存系统可以包括一个或多个单片三维存储器阵列，其中存储器单元的两个或更多个层可以形成在单个衬底上方，而不具有任何中间衬底。在一些情形下，三维存储器阵列可以包括位于衬底上方且正交于衬底的存储器单元的一个或多个垂直列。在一个示例中，非易失性储存系统可以包括具有垂直位线或正交于半导体衬底布置的位线的存储器阵列。衬底可以包括硅衬底。存储器阵列可以包括可重复写入的非易失性存储器单元，其中每个存储器阵列包括不具有与可逆的电阻切换元件串联的隔离元件的可逆的电阻切换元件(例如，没有与可逆的电阻切换元件串联的二极管)。
在一些实施例中，非易失性储存系统可以包括单片地形成在存储器单元的阵列的一个或多个物理级中的非易失性存储器，该存储器单元的阵列具有设置在硅衬底上方的有源区。非易失性储存系统还可以包括与存储器单元的操作相关联的电路(例如，解码器、状态机、页寄存器、或者用于控制存储器单元的读取和/或编程的控制电路)。与存储器单元的操作相关联的电路可以位于衬底上方或者位于衬底内。
在一些实施例中，非易失性储存系统可以包括单片三维存储器阵列。单片三维存储器阵列可以包括存储器单元的一个或多个级。在存储器单元的一个或多个级中的第一级内的每个存储器单元可以包括位于衬底上方的有源区(例如，单晶衬底或晶体硅衬底)。在一个示例中，有源区可以包括半导体结(例如，p-n结)。有源区可以包括晶体管的源极区域和漏极区域的一部分。在另一个示例中，有源区可以包括晶体管的沟道区域。
在一个实施例中，存储器阵列内的存储器单元可以包括包含可逆的电阻切换元件的可重复写入的非易失性存储器单元。可逆的电阻切换元件可以包括可逆的电阻率切换材料，其具有可以在两个或更多个状态之间可逆切换的电阻率。在一个实施例中，可逆的电阻切换材料可以包括金属氧化物(例如，二元金属氧化物)。金属氧化物可以包括镍氧化物或铪氧化物。在另一个实施例中，可逆的电阻切换材料可以包括相变材料。相变材料可以包括硫属化物材料。在一些情形下，可重复写入的非易失性存储器单元可以包括电阻式ram(reram)存储器单元。在其他情形下，可重复写入的非易失性存储器单元可以包括导电桥式存储器单元或可编程金属化存储器单元。
图1a描绘了存储器系统101和主机106的一个实施例。存储器系统101可以包括与主机接口的非易失性储存系统(例如，移动计算装置或服务器)。在一些情形下，存储器系统101可以嵌入在主机106内。作为示例，存储器系统101可以包括存储器卡、诸如高密度mlcssd(例如，2-位/单元或3-位/单元)或高性能slcssd的固态驱动器(ssd)、或者混合hdd/ssd驱动器。如所描绘的，存储器系统101包括存储器芯片控制器105和存储器芯片102。存储器芯片102可以包括易失性存储器和/或非易失性存储器。尽管描绘了单个存储器芯片，但是存储器系统101可以包括多于一个存储器芯片(例如，四个或八个存储器芯片)。存储器芯片控制器105可以从主机106接收数据和命令，并且将存储器芯片数据提供给主机106。存储器芯片控制器105可以包括一个或多个状态机、页寄存器、sram、以及用于控制存储器芯片102的操作的控制电路。一个或多个状态机、页寄存器、sram和用于控制存储器芯片的操作的控制电路可以称为管理或控制电路。管理或控制电路可以便于包括形成、擦除、编程或读取操作的一个或多个存储器阵列操作。
在一些实施例中，用于便于一个或多个存储器阵列操作的管理或控制电路(或者管理或控制电路的一部分)可以集成在存储器芯片102内。存储器芯片控制器105和存储器芯片102可以布置在单个集成电路上或者布置在单个裸芯上。在其他实施例中，存储器芯片控制器105和存储器芯片102可以布置在不同的集成电路上。在一些情形下，存储器芯片控制器105和存储器芯片102可以集成在系统板、逻辑板或pcb上。
存储器芯片102包括存储器核心控制电路104和存储器核心103。存储器核心控制电路104可以包括逻辑，该逻辑用于控制存储器核心103内的存储器区块(或阵列)的选择、控制用于将特定存储器阵列偏置为读取或写入状态的电压参考的生成、以及生成行和列的地址。存储器核心103可以包括存储器单元的一个或多个二维阵列或者存储器单元的一个或多个三维阵列。在一个实施例中，存储器核心控制电路104和存储器核心103可以布置在单个集成电路上。在其他实施例中，存储器核心控制电路104(或者存储器核心控制电路的一部分)和存储器核心103可以布置在不同的集成电路上。
参考图1a，可以在主机106将指令发送到存储器芯片控制器105以指示其将要从存储器系统101读取数据或者向存储器系统101写入数据时初始化存储器操作。在写入(或编程)操作的情况下，主机106可以向存储器芯片控制器105发送写入命令和要写入的数据两者。要写入的数据可以由存储器芯片控制器105缓冲，并且错误校正代码(ecc)数据可以与要写入的数据相对应地生成。允许检测和/或校正在传输或储存期间所发生的数据错误的ecc数据可以写入到存储器核心103或者储存在存储器芯片控制器105内的非易失性存储器中。在一个实施例中，由存储器芯片控制器105内的电路来生成ecc数据以及校正数据错误。
参照图1a，存储器芯片102的操作可以由存储器芯片控制器105控制。在一个示例中，在向存储器芯片102发布写入操作之前，存储器芯片控制器105可以检查状态寄存器，以保证存储器芯片102能够接受要写入的数据。在另一个示例中，在向存储器芯片102发布读取操作之前，存储器芯片控制器105可以预读取与要读取的数据相关联的开销(overhead)信息。开销信息可以包括与要写入的数据相关联的ecc数据，或者对存储器芯片102内的要读取所请求数据的新存储器位置的重定向指针。一旦由存储器芯片控制器105启动读取或写入操作，存储器核心控制电路104可以为存储器核心103内的字线和位线生成适当的偏置电压，以及生成适当的存储器区块、行和列地址。
在一些实施例中，一个或多个管理或控制电路可以用于控制存储器核心103内的存储器阵列的操作。一个或多个管理或控制电路可以向存储器阵列提供控制信号，以便对存储器阵列进行读取操作和/或写入操作。在一个示例中，一个或多个管理或控制电路可以包括控制电路、状态机、解码器、感测放大器、读取/写入电路和/或控制器中的任何一个或组合。一个或多个管理电路可以进行或便于包括擦除、编程或读取操作的一个或多个存储器阵列操作。在一个示例中，一个或多个管理电路可以包括片上存储器控制器，用于确定行和列地址、字线和位线地址、存储器阵列使能信号、以及数据锁存信号。
图1b描绘了存储器核心控制电路104的一个实施例。如所描绘的，存储器核心控制电路104包括地址解码器170、用于所选择的控制线的电压生成器172、以及用于未被选择的控制线的电压生成器174。控制线可以包括字线、位线、或者字线和位线的组合。所选择的控制线可以包括用于将存储器单元置于所选择的状态的所选择的字线或所选择的位线。未被选择的控制线可以包括用于将存储器单元置于未被选择的状态的未被选择的字线或未被选择的位线。用于所选择的控制线的电压生成器172(或者电压调节器)可以包括一个或多个电压生成器，用于生成所选择的控制线电压。用于未被选择的控制线的电压生成器174可以包括一个或多个电压生成器，用于生成未被选择的控制线电压。地址解码器170可以生成存储器区块地址，以及用于特定存储器区块的行地址和列地址。
图1c-1f描绘了存储器核心组织的一个实施例，该存储器核心组织包括具有多个存储器底板(bay)的存储器核心，并且每个存储器底板具有多个存储器区块。尽管公开了存储器底板包括存储器区块并且存储器区块包括一组存储器单元的存储器核心组织，但是其他组织或分组也可以与本文所描述的技术一起使用。
图1c描绘了图1a中的存储器核心103的一个实施例。如所描绘的，存储器核心103包括存储器底板330和存储器底板331。在一些实施例中，对于不同的实现方式，每个存储器核心的存储器底板的数目可以不同。例如，存储器核心可以仅包括单个存储器底板或者包括多个存储器底板(例如，16个存储器底板或256个存储器底板)。
图1d描绘了图1c中的存储器底板330的一个实施例。如所描绘的，存储器底板330包括存储器区块310-312和读取/写入电路306。在一些实施例中，对于不同的实现方式，每个存储器底板的存储器区块的数目可以不同。例如，存储器底板可以包括一个或多个存储器区块(例如，每存储器底板32个存储器区块)。读取/写入电路306包括用于读取和写入存储器区块310-312内的存储器单元的电路。如所描绘的，可以跨越存储器底板内的多个存储器区块共享读取/写入电路306。由于可以使用单组的读取/写入电路306来支持多个存储器区块，这允许芯片面积减少。然而，在一些实施例中，在特定时间只有单个存储器区块可以电耦接到读取/写入电路306，以避免信号冲突。
在一些实施例中，读取/写入电路306可以用于将一个或多个数据页写入到存储器区块310-312中(或者到存储器区块的子集中)。存储器区块310-312内的存储器单元可以允许对页的直接覆写(即，代表页或页的部分的数据可以写入到存储器区块310-312中，而不需要在写入数据之前对存储器单元进行擦除或重设操作)。在一个示例中，图1a中的存储器系统101可以接收包括目标地址和要写入到目标地址的一组数据的写入命令。存储器系统101可以在进行将该组数据写入到目标地址的写入操作之前进行写入前读取(rbw)操作，以读取当前储存在目标地址处的数据。存储器系统101然后可以确定特定存储器单元是可以停留在其当前状态下(即，存储器系统已经处于正确状态下)、还是需要设定为“0”状态、或者是需要重设为“1”状态。存储器系统101然后可以将存储器单元的第一子集写入为“0”状态，并且然后将存储器单元的第二子集写入为“1”状态。可以跳过已经处于正确状态下的存储器单元，从而改善编程速度并且减少施加到未被选择的存储器单元的累积电压应力。通过在第一极性(例如，+1.5v)的特定存储器单元两端施加第一电压差，特定存储器单元可以设定为“1”状态。通过在与第一极性相反的第二极性(例如，-1.5v)的特定存储器单元两端施加第二电压差，特定存储器单元可以重设为“0”状态。
在一些情形下，读取/写入电路306可以用于将特定存储器单元编程为三个或更多个数据/电阻状态(即，特定存储器单元可以包括多级存储器单元)中的一个。在一个示例中，读取/写入电路306可以在特定存储器单元两端施加第一电压差(例如，2v)，以将特定存储器单元编程为三个或更多个数据/电阻状态中的第一状态；或者可以在特定存储器单元两端施加小于第一电压差的第二电压差，以将特定存储器单元编程为三个或更多个数据/电阻状态中的第二状态。在特定存储器单元两端施加较小的电压差可能导致特定存储器单元以比在施加较大的电压差时更慢的速率来进行部分编程或编程。在另一个示例中，读取/写入电路306可以在第一时间段(例如，150ns)在特定存储器单元两端施加第一电压差，以将特定存储器单元编程为三个或更多个数据/电阻状态中的第一状态；或者在小于第一时间段的第二时间段(例如，50ns)在特定存储器单元两端施加第一电压差。跟随有存储器单元验证阶段的一个或多个编程脉冲可以用于将特定存储器单元编程到正确状态中。
图1e描绘了图1d中的存储器区块310的一个实施例。如所描绘的，存储器区块310包括存储器阵列301、行解码器304和列解码器302。存储器阵列301可以包括具有连续字线和位线的存储器单元的连续组。存储器阵列301可以包括存储器单元的一个或多个层。存储器阵列310可以包括二维存储器阵列或者三维存储器阵列。在适当的时候(例如，当读取或写入存储器阵列301中的存储器单元时)，行解码器304解码行地址，并且选择存储器阵列301中的特定字线。列解码器302解码列地址，并且将存储器阵列301中的特定组位线选择为电耦接到读取/写入电路，诸如图1d中的读取/写入电路306。在一个实施例中，，字线的数目是每存储器层4k，位线的数目是每存储器层1k，且存储器层的数目是4，则提供含有16m个存储器单元的存储器阵列301。
图1f描绘了存储器底板332的一个实施例。存储器底板332是图1d中的存储器底板330的替代实现方式的一个示例。在一些实施例中，行解码器、列解码器和读取/写入电路可以在存储器阵列之间拆分或共享。如所描绘的，因为行解码器349控制存储器阵列352和354两者中的字线(即，由行解码器349驱动的字线是共享的)，所以在存储器阵列352和354之间共享行解码器349。行解码器348和349可以拆分，使得存储器阵列352中的偶数字线由行解码器348驱动，并且存储器阵列352中的奇数字线由行解码器349驱动。列解码器344和346可以拆分，使得存储器阵列352中的偶数位线由列解码器346控制，并且存储器阵列352中的奇数位线由列解码器344驱动。由列解码器344控制的所选择的位线可以电耦接到读取/写入电路340。由列解码器346控制的所选择的位线可以电耦接到读取/写入电路342。当列解码器被拆分时将读取/写入电路拆分成读取/写入电路340和342可以允许存储器底板的更高效布局。
图1g描绘了与图1f中的存储器底板332相对应的示意图(包括字线和位线)的一个实施例。如所描绘的，字线wl1、wl3和wl5在存储器阵列352和354之间共享，并且由图1f的行解码器349控制。字线wl0、wl2、wl4和wl6从存储器阵列352的左侧进行驱动，并且由图1f的行解码器348控制。字线wl14、wl16、wl18和wl20从存储器阵列354的右侧进行驱动，并且由图1f的行解码器350控制。位线bl0、bl2、bl4和bl6从存储器阵列352的底部进行驱动，并且由图1f的列解码器346控制。位线bl1、bl3和bl5从存储器阵列352的顶部进行驱动，并且由图1f的列解码器344控制。
在一个实施例中，存储器阵列352和354可以包括取向在水平于支撑衬底的水平平面上的存储器层。在另一个实施例中，存储器阵列352和354可以包括取向在相对于支撑衬底垂直的垂直平面(即，垂直平面垂直于支撑衬底)上的存储器层。在这种情形下，存储器阵列的位线可以包括垂直位线。
图2a描绘了单片三维存储器阵列201的一部分的一个实施例，其包括位于第一存储器级218上方的第二存储器级220。存储器阵列201是图1e中的存储器阵列301的实现方式的一个示例。位线206和210布置在第一方向上，并且字线208布置在垂直于第一方向的第二方向上。如所描绘的，第一存储器级218的上部导体可以用作位于第一存储器级上方的第二存储器级220的下部导体。在具有存储器单元的附加层的存储器阵列中，将存在位线和字线的对应的附加层。
如图2a所描绘的，存储器阵列201包括多个存储器单元200。存储器单元200可以包括可重复写入的存储器单元。存储器单元200可以包括非易失性存储器单元或易失性存储器单元。相对于第一存储器级218，存储器单元200的第一部分在位线206和字线208之间，并且连接到位线206和字线208。相对于第二存储器级220，存储器单元200的第二部分在位线210和字线208之间，并且连接到位线210和字线208。在一个实施例中，每个存储器单元包括转向元件(例如，二极管)和存储器元件(即，状态改变元件)。在一个示例中，第一存储器级218的二极管可以是如箭头a1指示的向上指向的二极管(例如，p区域在二极管的底部)，而第二存储器级220的二极管可以是如箭头a1指示的向下指向的二极管(例如，n区域在二极管的底部)，或者反之亦然。在另一个实施例中，每个存储器单元包括状态改变元件，并且不包括转向元件。存储器单元不存在二极管(或其他转向元件)可以减少工艺复杂性以及与制造存储器阵列相关联的成本。
在一个实施例中，图2a的存储器单元200可以包括包含可逆的电阻切换元件的可重复写入的非易失性存储器单元。可逆的电阻切换元件可以包括可逆的电阻率切换材料，其具有可以在两个或更多个状态之间可逆切换的电阻率。在一个实施例中，可逆的电阻切换材料可以包括金属氧化物(例如，二元金属氧化物)。金属氧化物可以包括镍氧化物或铪氧化物。在另一个实施例中，可逆的电阻切换材料可以包括相变材料。相变材料可以包括硫属化物材料。在一些情形下，可重复写入的非易失性存储器单元可以包括电阻式ram(reram)装置。
在另一个实施例中，图2a的存储器单元200可以包括导电桥式存储器元件。导电桥式存储器元件也可以被称为可编程金属化单元。基于离子在固体电解质内的物理重新定位，导电桥式存储器元件可以用作状态改变元件。在一些情况下，导电桥式存储器元件可以包含两个固体金属电极(一个相对惰性的(例如钨)和另一个电化学活性的(例如银或铜))，在两个电极之间具有固体电解质的薄膜。随着温度增加，离子的迁移率也增加，使得导电桥式存储器单元的编程阈值降低。因此，导电桥式存储器元件可随温度具有宽范围的编程阈值。
参照图2a，在读取操作的一个实施例中，可以通过将字线中的一个(即，所选择的字线)偏置到读取模式中的所选择的字线电压(例如，0v)来读取储存在多个存储器单元200中的一个中的数据。读取电路然后可以用于将连接到所选择的存储器单元的所选择的位线偏置到读取模式中的所选择的位线电压(例如，1.0v)。在一些情形下，为了避免感测从许多未被选择的字线到所选择的位线的漏电流，未被选择的字线可以偏置为与所选择的位线相同的电压(例如，1.0v)。为了避免感测从所选择的字线到未被选择的位线的漏电流，未被选择的位线可以偏置为与所选择的字线相同的电压(例如，0v)；然而，将未被选择的字线偏置为与所选择的位线相同的电压以及将未被选择的位线偏置为与所选择的字线相同的电压可能在由未被选择的字线和未被选择的位线两者所驱动的未被选择的存储器单元两端放置相当大的电压应力。
在替代读取偏置方案中，未被选择的字线和未被选择的位线两者可以偏置为在所选择的字线电压和所选择的位线电压之间的中间电压。向未被选择的字线和未被选择的位线两者施加相同的电压可以减少在由未被选择的字线和未被选择的位线两者所驱动的未被选择的存储器单元两端的电压应力；然而，减少的电压应力是以增加与所选择的字线和所选择的位线相关联的漏电流为代价的。在所选择的字线电压已经施加到所选择的字线之前，所选择的位线电压可以施加到所选择的位线，并且读取电路然后可以感测通过所选择的存储器位线的电流的自动调零量(autozeroamount)，当所选择的字线电压施加到所选择的字线时，其在第二电流感测中从位线电流中减去。可以通过使用自动调零电流感测来减去漏电流。
参照图2a，在写入操作的一个实施例中，可逆的电阻切换材料可以处于初始高电阻率状态中，该初始高电阻率状态在施加第一电压和/或电流时可切换为低电阻率状态。施加第二电压和/或电流可以将可逆的电阻切换材料返回到高电阻率状态。替代地，可逆的电阻切换材料可以处于初始低电阻率状态中，该初始低电阻率状态在施加适当的(多个)电压和/或(多个)电流时可逆地可切换为高电阻率状态。当在存储器单元中使用时，一个电阻状态可以表示二进制的数据“0”，而另一个电阻状态可以表示二进制的数据“1”。在一些情形下，存储器单元可以被认为包括多于两个数据/电阻状态(即，多级存储器单元)。在一些情形下，除了在所选择的存储器单元两端放置较大的电压范围之外，写入操作可以类似于读取操作。
可逆的电阻切换元件的电阻从高电阻率状态切换到低电阻率状态的过程可以称为设定(setting)可逆的电阻切换元件。电阻从低电阻率状态切换到高电阻率状态的过程可以称为重设(resetting)可逆的电阻切换元件。高电阻率状态可以与二进制的数据“1”相关联，并且低电阻率状态可以与二进制的数据“0”相关联。在其他实施例中，设定和重设操作和/或数据编码可以是逆向的。例如，高电阻率状态可以与二进制的数据“0”相关联，并且低电阻率状态可以与二进制的数据“1”相关联。在一些实施例中，由于可逆的电阻切换元件在制造时可能已经被置于高于高电阻率状态的电阻状态，所以在将可逆的电阻切换元件第一次设定为低电阻率状态时可能需要高于正常编程电压。术语“形成(forming)”可以是指在制造之后第一次将可逆的电阻切换元件设定到低电阻率状态，或在制造之后第一次将可逆的电阻切换元件重设到高电阻率状态。在一些情形下，在已经进行了形成操作或存储器单元预处理操作之后，可逆的电阻切换元件可以重设为高电阻率状态，并且然后再次设定为低电阻率状态。
参照图2a，在写入操作的一个实施例中，可以通过将字线中的一个(即，所选择的字线)偏置到写入模式中的所选择的字线电压(例如，5v)来将数据写入到多个存储器单元200中的一个。写入电路可以用于将连接到所选择的存储器单元的位线偏置到写入模式中的所选择的位线电压(例如，0v)。在一些情形下，为了防止共享所选择的字线的未被选择的存储器单元的编程干扰，可以偏置未被选择的位线，使得所选择的字线电压和未被选择的位线电压之间的第一电压差小于第一干扰阈值。为了防止共享所选择的位线的未被选择的存储器单元的编程干扰，可以偏置未被选择的字线，使得未被选择的字线电压和所选择的位线电压之间的第二电压差小于第二干扰阈值。取决于易受干扰影响的未被选择的存储器单元被加应力的时间量，第一干扰阈值和第二干扰阈值可以是不同的。
在一个写入偏置方案中，未被选择的字线和未被选择的位线两者可以偏置为所选择的字线电压和所选择的位线电压之间的中间电压。可以生成中间电压，使得在共享所选择的字线的未被选择的存储器单元两端的第一电压差大于在共享所选择的位线的未被选择的存储器单元两端的第二电压差。在共享所选择的字线的未被选择的存储器单元两端放置更大的电压差的一个原因可以是在写入操作之后立即验证共享所选择的字线的存储器单元，以便检测写入干扰。
图2b描绘了三维存储器阵列(诸如图1e中的存储器阵列301)的一个实施例的存储器阵列和路由层的子集。如所描绘的，存储器阵列层位于衬底上方。存储器阵列层包括位线层bl0、bl1和bl2，以及字线层wl0和wl1。在其他实施例中，还可以实现附加的位线和字线层。支持电路(例如，行解码器、列解码器和读取/写入电路)可以布置在衬底的表面上，存储器阵列层制造在支持电路上方。实现三维存储器阵列的集成电路还可以包括用于在支持电路的不同组件之间以及在支持电路与存储器阵列的位线和字线之间路由信号的多个金属层。这些路由层可以布置在实现在衬底的表面上的支持电路的上方，并且在存储器阵列层的下方。
如图2b所描绘的，两个金属层r1和r2可以用于路由层；然而，其他实施例可以包括多于或少于两个金属层。在一个示例中，这些金属层r1和r2可以由钨(大约1欧姆/平方)形成。位于存储器阵列层上方的可以是用于在集成电路的不同组件之间路由信号的一个或多个顶部金属层，诸如顶部金属层。在一个示例中，顶部金属层由铜或铝(大约0.05欧姆/平方)形成，其比金属层r1和r2在每单位面积提供了更小的电阻。在一些情形下，因为用于r1和r2的金属必须能够耐受用于制造在r1和r2的顶部上的存储器阵列层的工艺步骤(例如，在制造期间满足特定的热预算)，因此不使用与顶部金属层所用的相同的材料来实现金属层r1和r2。
图3a描绘了交叉点存储器阵列360的一个实施例。在一个示例中，交叉点存储器阵列360可以与图2a中的存储器阵列201对应。如所描绘的，交叉点存储器阵列360包括字线365-368以及位线361-364。位线361可以包括垂直位线或水平位线。字线366包括所选择的字线，并且位线362包括所选择的位线。在所选择的字线366和所选择的位线362的交点处是所选择的存储器单元(s单元)。在s单元两端的电压是所选择的字线电压和所选择的位线电压之间的差值。在所选择的字线366与未被选择的位线361、363和364的交点处的存储器单元包括未被选择的存储器单元(h单元)。h单元是共享所选择的字线的未被选择的存储器单元，该所选择的字线被偏置到所选择的字线电压。在h单元两端的电压是在所选择的字线电压和未被选择的位线电压之间的差值。在所选择的位线362与未被选择的字线365、367和368的交点处的存储器单元包括未被选择的存储器单元(f单元)。f单元是共享所选择的位线的未被选择的存储器单元，该所选择的位线被偏置到所选择的位线电压。在f单元两端的电压是在未被选择的字线电压和所选择的位线电压之间的差值。在未被选择的字线365、367和368与未被选择的位线361、363和364的交点处的存储器单元包括未被选择的存储器单元(u单元)。在u单元两端的电压是在未被选择的字线电压和未被选择的位线电压之间的差值。
f单元的数目与位线的长度(或者连接到位线的存储器单元的数目)相关，而h单元的数目与字线的长度(或者连接到字线的存储器单元的数目)相关。u单元的数目与字线长度和位线长度的乘积相关。在一个实施例中，共享特定字线(诸如字线365)的每个存储器单元可以与储存在交叉点存储器阵列360内的特定页相关联。
图3b描绘了交叉点存储器阵列370的替代实施例。在一个示例中，交叉点存储器阵列370可以与图2a中的存储器阵列201对应。如所描绘的，交叉点存储器阵列370包括字线375-378以及位线371-374。位线361可以包括垂直位线或水平位线。字线376包括所选择的字线，并且位线372和374包括所选择的位线。尽管选择了位线372和374两者，但是施加到位线372和位线374的电压可以是不同的。例如，在位线372与要编程的第一存储器单元(即，s单元)相关联的情形下，则位线372可以偏置到所选择的位线电压，以便编程该第一存储器单元。在位线374与不要编程的第二存储器单元(即，i单元)相关联的情形下，则位线374可以偏置到编程禁止电压(即，到将防止第二存储器单元被编程的位线电压)。
在所选择的字线376和所选择的位线374的交点处是编程禁止的存储器单元(i单元)。在i单元两端的电压是在所选择的字线电压和编程禁止电压之间的差值。在所选择的位线374与未被选择的字线375、377和378的交点处的存储器单元包括未被选择的存储器单元(x单元)。x单元是共享所选择的位线的未被选择的存储器单元，该所选择的位线被偏置到编程禁止电压。在x单元两端的电压是在未被选择的字线电压和编程禁止电压之间的差值。在一个实施例中，施加到所选择的位线374的编程禁止电压可以与未被选择的位线电压相同或实质上相同。在另一个实施例中，编程禁止电压可以是大于或小于未被选择的位线电压的电压。例如，编程禁止电压可以设定为所选择的字线电压和未被选择的位线电压之间的电压。在一些情形下，所施加的编程禁止电压可以是温度的函数。在一个示例中，编程禁止电压可以随着温度跟踪未被选择的位线电压。
在一个实施例中，两个或更多个页可以与特定字线相关联。在一个示例中，字线375可以与第一页和第二页相关联。第一页可以与位线371和373相对应，并且第二页可以与位线372和374相对应。在这种情形下，第一页和第二页可以与共享相同字线的相互交错的存储器单元相对应。因为与一个或多个其他页相关联的存储器单元将共享与第一页相同的所选择的字线，当存储器阵列操作正在第一页上进行(即，编程操作)并且所选择的字线376偏置到所选择的字线电压时，还与所选择的字线376相关联的一个或多个其他页可以包括h单元。
在一些实施例中，可以不将所有未被选择的位线驱动到未被选择的位线电压。替代地，若干未被选择的位线可以经由未被选择的字线来浮置和间接偏置。在这种情形下，存储器阵列370的存储器单元可以包括不具有隔离二极管的电阻式存储器元件。在一个实施例中，位线372和373可以包括在包括蜂巢形字线的三维存储器阵列中的垂直位线。
图4a描绘了单片三维存储器阵列416的一部分的一个实施例，其包括位于第二存储器级410下方的第一存储器级412。存储器阵列416是图1e中的存储器阵列301的实现方式的一个示例。如所描绘的，局部位线lbl11-lbl33布置在第一方向(即，垂直方向)上，并且字线wl10-wl23布置在垂直于第一方向的第二方向上。单片三维存储器阵列中的垂直位线的布置是垂直位线存储器阵列的一个实施例。如所描绘的，设置在每个局部位线和每个字线的交点之间的是特定存储器单元(例如，存储器单元m111设置在局部位线lbl11和字线wl10之间)。在一个示例中，特定存储器单元可以包括浮置栅极装置或电荷俘获装置(例如，使用硅氮化物材料)。在另一个示例中，特定存储器单元可以包括可逆的电阻切换材料、金属氧化物、相变材料或者reram材料。全局位线gbl1-gbl3布置在垂直于第一方向和第二方向两者的第三方向上。一组位线选择装置(例如，q11-q31)可以用于选择一组局部位线(例如，lbl11-lbl31)。如所描绘的，位线选择装置q11-q31用于选择局部位线lbl11-lbl31，并且用于使用行选择线sg1来将局部位线lbl11-lbl31连接到全局位线gbl1-gbl3。相似地，位线选择装置q12-q32用于使用行选择线sg2来将局部位线lbl12-lbl32选择性地连接到全局位线gbl1-gbl3，并且位线选择装置q13-q33用于使用行选择线sg3来将局部位线lbl13-lbl33选择性地连接到全局位线gbl1-gbl3。
参照图4a，由于每个局部位线只使用单个位线选择装置，所以只有特定全局位线的电压可以施加到对应的局部位线。因此，当第一组局部位线(例如，lbl11-lbl31)偏置到全局位线gbl1-gbl3时，其他局部位线(例如，lbl12-lbl32以及lbl13-lbl33)必须或者还被驱动到相同的全局位线gbl1-gbl3，或者被浮置。在一个实施例中，在存储器操作期间，通过将全局位线中的每一个连接到一个或多个局部位线，首先将在、存储器阵列内的所有局部位线偏置到未被选择的位线电压。在将局部位线偏置到未被选择的位线电压之后，然后只有第一组局部位线lbl11-lbl31经由全局位线gbl1-gbl3被偏置到一个或多个所选择的位线电压，而其他局部位线(例如，lbl12-lbl32和lbl13-lbl33)被浮置。例如，一个或多个所选择的位线电压可以在读取操作期间与一个或多个读取电压相对应，或者在编程操作期间与一个或多个编程电压相对应。
在一个实施例中，与沿着垂直位线的存储器单元的数目相比较，诸如存储器阵列416的垂直位线存储器阵列沿着字线包括更大数目的存储器单元(例如，沿着字线的存储器单元的数目可以比沿着位线的存储器单元的数目大10倍)。在一个示例中，沿着每个位线的存储器单元的数目可以是16或32，而沿着每个字线的存储器单元的数目可以是2048或多于4096。
图4b描绘了单片三维存储器阵列的一部分的一个实施例，其包括非易失性存储器材料的垂直条带。在图4b中描绘的物理结构可以包括图4a中描绘的单片三维存储器阵列的一部分的一个实现方式。非易失性存储器材料的垂直条带可以形成在垂直于衬底的方向上(例如，在z方向上)。非易失性存储器材料414的垂直条带可以包括例如垂直氧化物层、垂直金属氧化物层(例如，镍氧化物或铪氧化物)、相变材料的垂直层、或者垂直电荷俘获层(例如，硅氮化物层)。材料的垂直条带可以包括可以由多个存储器单元或装置使用的材料的单个连续层。在一个示例中，非易失性存储器414的垂直条带的部分可以包括与wl12和lbl13之间的截面相关联的第一存储器单元的部分和wl22和lbl13之间的截面相关联的第二存储器单元的部分。在一些情形下，诸如lbl13的垂直位线可以包括垂直结构(例如，矩形棱柱、圆柱体或柱)，并且非易失性材料可以完全地或部分地围绕垂直结构(例如，围绕垂直结构的侧面的相变材料的共形层)。如所描绘的，垂直位线中的每一个可以经由选择晶体管连接到一组全局位线中的一个。选择晶体管可以包括mos装置(例如，mos装置)或垂直薄膜晶体管(tft)。
图5描绘了读取/写入电路502连同存储器阵列501的一部分的一个实施例。读取/写入电路502是图1d中的读取/写入电路306的实现方式的一个示例。存储器阵列501的一部分包括多个位线中的两个(一个所选择的位线标记“所选择的bl”，并且一个未被选择的位线标记“未被选择的bl”)以及多个字线中的两个(一个所选择的字线标记“所选择的wl”，并且一个未被选择的字线标记“未被选择的wl”)。存储器阵列的该部分还包括所选择的存储器单元550和未被选择的存储器单元552-556。在一个实施例中，存储器阵列501的该部分可以包括具有布置在水平于衬底的方向上的位线的存储器阵列，诸如图2a中的存储器阵列201。在另一个实施例中，存储器阵列501的部分可以包括具有布置在垂直于衬底的垂直方向上的位线的存储器阵列，诸如图4a中的存储器阵列416。
如所描绘的，在存储器阵列操作(例如，编程操作)期间，所选择的位线可以偏置到1v，未被选择的字线可以偏置到0.6v，所选择的字线可以偏置到0v，且未被选择的位线可以偏置到0.5v。在一些实施例中，在第二存储器阵列操作期间，所选择的位线可以偏置到所选择的位线电压(例如，2.0v)，未被选择的字线可以偏置到未被选择的字线电压(例如，1.0v)，所选择的字线可以偏置到所选择的字线电压(例如，0v)，且未被选择的位线可以偏置到未被选择的位线电压(例如，1v)。在这种情形下，共享所选择的字线的未被选择的存储器单元将偏置到所选择的字线电压和未被选择的位线电压之间的电压差。在其他实施例中，图5中描绘的存储器阵列偏置方案可以是逆向的，使得所选择的位线偏置到0v，未被选择的字线偏置到0.4v，所选择的字线偏置到1v，且未被选择的位线偏置到0.5v。
如图5中描绘的，读取/写入电路502的selb节点可以经由列解码器504电耦接到所选择的位线。在一个实施例中，列解码器504可以与图1e中描绘的列解码器302相对应。晶体管562将节点selb耦接到vsense节点。晶体管562可以包括低vt的nmos装置。钳位控制电路564控制晶体管562的栅极。vsense节点连接到参考电流iref以及感测放大器566的一个输入。感测放大器566的其他输入接收vref-read，其是用于在读取模式中比较vsense节点电压的电压电平。感测放大器566的输出连接到数据输出端子并且连接到数据锁存器568。写入电路560连接到节点selb、数据输入端子、以及数据锁存器568。
在一个实施例中，在读取操作期间，读取/写入电路502将所选择的位线偏置到读取模式中的所选择的位线电压。在感测数据之前，读取/写入电路502将把vsense节点预充电到2v(或者大于所选择的位线电压的一些其他电压)。当感测数据时，读取/写入电路502尝试经由钳位控制电路564和晶体管562以源极跟随器配置将selb节点调节到所选择的位线电压(例如，1v)。如果通过所选择的存储器单元550的电流大于读取电流极限iref，则随着时间的推移，vsense节点将落到vref-read之下(例如，设定为1.5v)，并且感测放大器566将读取出数据“0”。输出数据“0”表示所选择的存储器单元550处于低电阻状态(例如，设定状态)中。如果通过所选择的存储器单元550的电流小于iref，则vsense节点将停留在vref-read之上，并且感测放大器566将读取出数据“1”。输出数据“1”表示所选择的存储器单元550处于高电阻状态(例如，重设状态)中。在感测通过所选择的存储器单元的电流的时间段之后(例如，在400ns之后)，数据锁存器568可以锁存感测放大器566的输出。
在一个实施例中，在写入操作期间，如果数据输入端子请求将数据“0”写入到所选择的存储器单元，则读取/写入电路502可以将selb偏置到所选择的位线电压，用于在写入模式(例如，用于设定操作的1.2v)中经由写入电路560来编程数据“0”。编程存储器单元的持续时间可以是固定的时间段(例如，使用固定宽度的编程脉冲)或者是可变的(例如，使用在编程时感测存储器单元是否已经编程的写入电路560)。如果数据输入端子请求写入数据“1”，则读取/写入电路502可以将selb偏置到所选择的位线电压，用于在写入模式(例如，用于重设操作的0v或-1.2v)中经由写入电路560来编程数据“1”。在一些情形下，如果所选择的存储器单元将维持其当前状态，则在写入模式期间，写入电路560可以将selb偏置到编程禁止电压。编程禁止电压可以与未被选择的位线电压相同或相近。
图6描绘了使用如图4b所示的垂直取向的选择装置的存储器结构的截面图。因为存在连接到位线两侧的存储器元件以及连接到字线两侧的存储器元件，图6的存储器结构可以包括存储器元件的连续网格阵列。在图6的底部处，描绘了硅衬底。包括ml-0、ml-1和ml-2的各种金属线实现在硅衬底的表面上方。ml-2的线526用作相应的全局位线(gbl)。柱选择层包括两个氧化物层520，在其之间具有栅极材料层522。氧化物层520可以是sio2。用作全局位线的金属线ml-2526可以由包括钨、在钛氮化物粘合层上的钨、或者在钛氮化物粘合层上的钨上的n+多晶硅的夹层的任何适当的材料实现。栅极材料522可以是多晶硅、钛氮化物、钽氮化物、镍硅化物或任何其他合适的材料。栅极材料522实现图6中标记为行选择线580、582、584、586、588和590的行选择线sgx(例如，图4b的sg1、sg2、...)。
存储器层包括一组垂直位线530(包括n+多晶硅)。交替的氧化物层534和字线层536分散在垂直位线530之间。在一个实施例中，字线由tin制成。可逆的电阻切换材料532的垂直取向层在垂直位线530与交替的氧化物层536和字线层536的堆叠体之间。在一个实施例中，可逆的电阻切换材料由铪氧化物hfo2制成。在另一个实施例中，可逆的电阻切换材料532可以包括非晶硅层(例如，si阻挡层)和钛氧化物层(例如，tio2切换层)。box540描绘了包括夹在字线536和垂直位线530之间的可逆的电阻切换材料532的示例存储器元件。垂直取向的选择装置504直接在每个垂直位线530下方，该垂直取向的选择装置504中的每一个包括(在一个示例实施例中)n+/p-/n+tft。垂直取向的选择装置504中的每一个在每侧上具有氧化物层505。图6还示出了n+多晶硅层524。如所描绘的，垂直取向的选择装置504的npntft可以用于以垂直位线530中的任一个来连接全局位线gbl(层526)。
此外，图6示出了栅极材料层522中的六个选择线(sgx)580、582、584、586、588和590，其每一个在多个字线的堆叠体下面。行选择线580、582、584、586、588和590中的每一个位于两个垂直取向的选择装置504之间，在衬底上方且不在衬底中。每个行选择线可以用作到两个临近的垂直取向的选择装置504中的任一个的栅极信号；因此，垂直取向的选择装置504被认为是双栅极的。在该实施例中，每个垂直取向的选择装置504可以由两个不同的行选择线控制。并入每个位线柱的基底部分的垂直取向的选择装置的一个方面是两个相邻的垂直取向的选择装置共享相同的栅极区域。这允许垂直取向的选择装置更靠近在一起。
在一些实施例中，存储器阵列的一部分可以通过首先蚀刻穿过字线层和电介质层的交替的堆叠体(例如，蚀刻穿过由氧化物层分开的tin或多晶硅的层)来形成，以形成多个存储器孔。多个存储器孔可以包括长方形、方形、圆柱形的孔。可以通过图案化并且然后使用各种蚀刻技术(诸如，干法蚀刻、湿法化学蚀刻、等离子体蚀刻、或反应离子蚀刻(rte))移除材料来形成多个存储器孔。在已经创建多个存储器孔之后，可以沉积用于形成多个存储器孔内的垂直柱的层。可以使用各种沉积技术(诸如化学气相沉积(cvd)、物理气相沉积(pvd)、或者原子层沉积(ald))来沉积垂直柱的层。
图8a-8b描绘了描述用于形成存储器阵列的部分的工艺的实施例的流程图。为了强调所描述的工艺步骤，流程图可以省略通常的工艺步骤(例如，隔离区域或结构的形成、各种注入和退火步骤、通孔/接触的形成、钝化层的形成、平坦化等)。
图7a-7l描绘了用于形成存储器阵列的部分的工艺的各种实施例。图7a-7l可以使用截面图来描绘制造的各种阶段，并且可以在描述图8a-8b时对其进行参考。
参照图8a，在步骤802中，可以形成字线层和电介质层的交替的堆叠体。字线层和电介质层的交替的堆叠体可以包括由氧化物或二氧化硅的层分开的tin或多晶硅的交替的堆叠体。字线层和电介质层的交替的堆叠体可以在一个或多个全局位线之上或者在全局位线层上方形成。该层可以形成在n+多晶硅层(诸如，图6中的或者位于诸如硅衬底或玻璃衬底的衬底上方的n+多晶硅层524)之上。可以使用各种沉积技术(诸如化学气相沉积(cvd)、物理气相沉积(pvd)、或者原子层沉积(ald))来沉积字线层和电介质层的交替的堆叠体。在步骤804中，蚀刻存储器孔使其延伸通过字线层和电介质层的交替的堆叠体。可以使用各种蚀刻技术(诸如，干法蚀刻、湿法化学蚀刻、等离子体蚀刻、或反应离子蚀刻(rie))来蚀刻存储器孔。
参照图7a，已经形成了字线层和电介质层的交替的堆叠体，并且已经蚀刻存储器孔702使其延伸通过字线层和电介质层的交替的堆叠体。字线层包括字线层712，其可以包括tin、多晶硅、钛、钽或钨(w)的层。电介质层包括电介质层711，其可以包括二氧化硅层。
参照图8a，在步骤806中，字线层的一部分是凹陷的。字线层可以使用选择性蚀刻或定时蚀刻来凹陷。参照图7b，字线层的部分704已经是凹陷的或移除的。在步骤808中，字线层的凹陷的部分填充有第一材料。参照图7c，字线层的部分已经填充有第一材料752。在一个实施例中，第一材料752可以包括非晶硅。在一个实施例中，第一材料752可以包括钛氧化物。在步骤810中，第二材料沉积在存储器孔内。在步骤812中，钛氮化物或钨氮化物可以沉积在存储器孔内。在一些情形下，钛氮化物或钨氮化物的层可以省略。在步骤814中，导电材料(例如，钨)沉积在存储器孔内。参照图7d，第二材料720已经连同钛氮化物724的层和导电材料722(例如，钨)的层沉积在存储器孔内。存储器孔内的导电材料722可以与垂直位线相对应。
在一个实施例中，第一材料752可以包括非晶硅，并且第二材料720可以包括钛氧化物。在另一个实施例中，第一材料752可以包括钛氧化物，并且第二材料720可以包括非晶硅。在一些情形下，第一材料752和第二材料72的布置可以相互交换。
参照图8b，在步骤822中，可以形成字线层和电介质层的交替的堆叠体。字线层和电介质层的交替的堆叠体可以包括由氧化物或二氧化硅的层分开的tin或多晶硅的交替的堆叠体。字线层和电介质层的交替的堆叠体可以在一个或多个全局位线之上或者在全局位线层上方形成。该层可以形成在n+多晶硅层(诸如，图6中的或者在诸如硅衬底或玻璃衬底的衬底上方的n+多晶硅层524)之上。可以使用各种沉积技术(诸如化学气相沉积(cvd)、物理气相沉积(pvd)、或者原子层沉积(ald))来沉积字线层和电介质层的交替的堆叠体。在步骤824中，蚀刻存储器孔使其延伸通过字线层和电介质层的交替的堆叠体。可以使用各种蚀刻技术(诸如，干法蚀刻、湿法化学蚀刻、等离子体蚀刻、或反应离子蚀刻(rie))来蚀刻多个存储器孔。
在步骤826中，字线层的一部分是凹陷的。字线层可以使用选择性蚀刻或定时蚀刻来凹陷。可以使用各种蚀刻技术(诸如，干法蚀刻、湿法化学蚀刻、等离子体蚀刻、或反应离子蚀刻(rie))来进行蚀刻工艺。在一个实施例中，蚀刻工艺可以移除字线材料，而对电介质材料是高选择性的(即，而不移除阈值量的电介质材料)。在一些情形下，蚀刻工艺可以包括混合的酸湿法蚀刻工艺。
在步骤828处，字线层的该部分的第一区域填充有第一材料。在步骤830处，字线层的该部分的第二区域填充有与第一材料不同的第二材料。在一个示例中，第一材料可以包括使用原子层沉积而沉积的钛氧化物。可以使用湿法工艺来移除过多的材料，直到该表面与存储器孔的二氧化硅边界齐平。参照图7e、7g、7i和7k，字线层的凹陷的或移除的部分已经填充有第一材料752和第二材料750。在一个实施例中，第一材料752可以包括非晶硅，并且第二材料720可以包括钛氧化物。在步骤832中，钛氮化物(或用作衬垫的其他材料)沉积在存储器孔内。在步骤834中，导电材料(例如，钨)沉积在存储器孔内。参照图7f、7h、7j和7l，钛氮化物(tin)724的层和导电材料722的层已经沉积在存储器孔内。导电材料722可以包括n+多晶硅或钨，并且可以与垂直位线相对应。
在一些实施例中，两个或更多个材料层可以形成在字线层的凹陷部分内。在其他实施例中，第一材料752可以包括非晶硅，并且第二材料720可以包括钛氧化物或铝氧化物。在一些情形下，铝氧化物的薄层和/或其他高k电介质的层可以形成在形成于字线层的凹陷部分内的非晶硅层和钛氧化物层之间。在一些情形下，两个或更多个材料层可以共形地沉积在字线层的凹陷部分内，并且过多的材料可以使用湿法工艺来移除，使得两个或更多个材料层不会延伸到存储器孔中。
在一个实施例中，参照图7i，第一材料752可以共形地沉积在字线层的凹陷部分内，并且第二材料720可以形成在第一材料752之上或者沉积在第一材料752上，以形成图7i中描绘的结构。在一些情形下，第一材料752可以部分地围绕第二材料720，使得第二材料720不与任何电介质层直接接触。在另一个实施例中，参照图7k，第二材料720可以共形地沉积在字线层的凹陷部分内，并且第一材料752可以形成在第二材料720之上或者沉积在第二材料720上，以形成图7k中描绘的结构。在一些情形下，第二材料720可以部分地围绕第一材料752，使得第一材料752不与任何电介质层直接接触。
在一个实施例中，钛氧化物层可以部分地嵌入在字线层的凹陷部分内，而非晶硅层形成在存储器孔内并且不形成在字线层的凹陷区域内。在这种情形下，字线层和电介质层的交替的堆叠体内的字线层可以使用钛金属来形成。钛氮化物的薄层可以使用在钛金属的每个层的顶部和/或底部上，以便通过包括二氧化硅的电介质层来防止钛的过量氧化。在另一个实施例中，钛氧化物层和非晶硅层可以完全嵌入在字线层的凹陷区域内。在这种情形下，钛氧化物层和非晶硅层两者可以全部形成在凹陷区域内，并且可以不延伸到凹陷区域的外侧。在一些情形下，字线层可以包括钛金属，并且字线层可以采用混合酸湿法蚀刻工艺来凹陷。
在一些情形下，字线层可以包括特定金属(例如，钛、钽或钨)，并且vmco结构或存储器单元结构的部分可以经由字线层的氧化来形成(例如，在蚀刻存储器孔之后，或者在凹陷字线层的一部分之后)。vmco结构或存储器单元结构的部分可以包括金属氧化物。在一个示例中，字线层可以包括钛，并且存储器单元结构的部分可以包括钛氧化物。在另一个示例中，字线层可以包括钨，并且存储器单元结构的部分可以包括钨氧化物。在另一个示例中，字线层可以包括钽，并且存储器单元结构的部分可以包括钽氧化物。
所公开的技术的一个实施例包括形成字线层和电介质层的交替的堆叠体，蚀刻存储器孔使其延伸通过字线层和电介质层的交替的堆叠体，在蚀刻存储器孔之后凹陷字线层中的第一字线层的一部分，在第一字线层的凹陷部分的第一区域内沉积非晶硅层，在第一字线层的凹陷部分的第二区域内沉积钛氧化物层，以及在沉积非晶硅层和钛氧化物层之后以导电材料填充存储器孔的至少一部分。
所公开的技术的一个实施例包括在电介质材料上方沉积字线材料，蚀刻存储器孔使其延伸通过字线材料和电介质材料，在蚀刻存储器孔之后凹陷字线材料的一部分而不移除阈值量的电介质材料，在字线材料的凹陷部分的第一区域内沉积非晶硅层，在字线材料的凹陷部分的第二区域内沉积钛氧化物层，以及以导电材料填充存储器孔的至少一部分，非晶硅层和钛氧化物不会延伸到存储器孔中。
所公开的技术的一个实施例包括正交于衬底布置的垂直位线、在第一字线和垂直位线之间布置的第一存储器单元、以及在第二字线和垂直位线之间布置的第二存储器单元。第一存储器单元包括非晶硅层的第一部分和钛氧化物层的第一部分。第二字线布置在第一字线上方。第二存储器单元包括非晶硅层的第二部分和钛氧化物层的第二部分。非晶硅层的第一部分不会直接接触或毗邻非晶硅层的第二部分。钛氧化物层的第一部分不会直接接触或毗邻钛氧化物层的第二部分。在相同的沉积步骤期间形成非晶硅层的第一部分和非晶硅层的第二部分，在该沉积步骤中，非晶硅层沉积在第一字线和第二字线的凹陷区域内。在相同的沉积步骤期间形成钛氧化物层的第一部分和钛氧化物层的第二部分，在该沉积步骤中，钛氧化物层沉积在第一字线和第二字线的凹陷区域内。
为了本文档的目的，如果第一层和第二层之间有零个、一个或多个中间层，则第一层可以在第二层之上或上方。
为了本文档的目的，应当注意到，图中描绘的各种特征的尺寸可能不一定按比例绘制。
为了本文档的目的，在说明书中对“实施例”、“一个实施例”、“一些实施例”或“另一个实施例”的引用可以用于描述不同的实施例，并且不必是指相同的实施例。
为了本文档的目的，连接可以是直接连接或间接连接(例如，经由另一个部件)。在一些情况下，当元件被称为连接到或耦接到另一个元件时，元件可以直接连接到其他元件，或者经由中间元件间接连接到其他元件。当一个元件被称为直接连接到另一个元件时，则元件和另一个元件之间不存在中间元件。
为了本文档的目的，术语“基于”可以解读为“至少部分基于”。
为了本文档的目的，在没有附加情景的情况下，使用诸如“第一”对象、“第二”对象和“第三”对象的数值术语可以不隐含对象的排序，而是可以代替地出于识别不同的对象的识别目的。
为了本文档的目的，术语对象的“集合”可以是指一个或多个对象的“集合”。
虽然已经以特定于结构特征和/或方法行为的语言描述了主题，但应当理解，所附权利要求中限定的主题不必要限定于上述具体的特征或动作。而是，上述具体的特征和动作是作为实施权利要求的示例形式而公开的。