碳化硅金属氧化物半导体（MOS）器件单元中的电场屏蔽的制作方法

本申请要求2016年5月23日提交的名称为“electricfieldshieldinginsiliconcarbidemetal-oxide-semiconductor(mos)devicecells”的美国临时申请序列第62/340,396号的优先权，出于所有目的，该申请通过引用被全文并入本文中。

背景技术：

本文中公开的主题涉及半导体功率器件，例如，碳化硅(sic)功率器件，包括场控晶体管(例如mosfet、dmosfet、umosfet、vmosfet、沟道mosfet等)、绝缘栅双极晶体管(igbt)和绝缘基极mos控制的晶闸管(ibmct)。

此部分旨在向读者介绍可能与本公开的各种方面相关的技术的各种方面，这些方面在下文中描述及/或主张。相信此论述有助于向读者提供背景信息以促进对本公开的各种方面的更好理解。因此，应理解，应鉴于此来阅读这些陈述，而不是作为对现有技术的认可。

功率转换器件广泛用在现代电力系统中，以将一种形式的电功率转换成另一种形式，用于由负载消耗。许多电力电子系统利用各种半导体器件和部件，例如晶闸管、二极管和各种类型的晶体管(例如金属氧化物半导体场效应晶体管(mosfet))、绝缘栅双极晶体管(igbt)和其它适合晶体管)。

具体而言，对于高频、高电压和/或高电流应用，碳化硅(sic)器件可以在高温操作方面提供许多优点，相比对应的硅(si)器件，有减小的传导和开关损耗以及较小的管芯尺寸。然而，sic还提出相对于si的许多技术和设计挑战，例如在sic器件制造中的较低掺杂剂扩散，以及操作中(例如在反向偏置下)sic器件内的较高电场。尽管sic器件的sic部分对这些较高电场可能是鲁棒的，但sic器件的其它部分，例如氧化硅(sio2)介电层可能在这些较高电场下失效。因此，期望开发sic器件设计，其能减小高电场，以提高器件可靠性，而不实质降低器件性能。

附图说明

当参考附图阅读以下详细描述时，本发明的这些和其它特征、方面以及优点将变得更好的理解，其中在整个附图中，相同的标号表示相同的部件，其中：

图1a是典型的平面mosfet器件的示意图；

图1b是图示典型的mosfet器件的各个区域的电阻的示意图；

图2是包括典型的mosfet器件结构的sic层的表面的自顶向下视图，该mosfet器件结构具有带状单元布局；

图3是包括许多方形半导体器件单元的sic层的自顶向下视图；

图4是包括许多交错的方形半导体器件单元的sic层的自顶向下视图；

图5是包括许多六边形半导体器件单元的sic层的自顶向下视图；

图6是描绘sic层的部分中及设置在sic层上方的介电层的部分中的标准化电场强度的图形，其中，在反向偏置下sic层的部分设置在未屏蔽方形器件单元的平行部分之间；

图7a是描绘在sic层的部分中及设置在sic层上方的介电层的部分中的标准化电场强度的图形，其中，在反向偏置下sic层的部分设置在未屏蔽方形器件单元的阱区的拐角之间；

图7b是根据本技术的实施例描绘在sic层的部分中及设置在sic层上方的介电层的部分中的标准化电场强度的图形，其中，sic层的部分设置在由断开的屏蔽区屏蔽并以反向偏置操作的方形器件单元的阱区的拐角之间；

图8是根据本技术的实施例包括许多方形器件单元和断开的屏蔽区的器件布局的自顶向下视图；

图9是根据本技术的实施例包括许多方形器件单元和不同形状的断开屏蔽区的器件布局的自顶向下视图；

图10是根据本技术的实施例描绘许多交错的方形器件单元和三角形断开屏蔽区的器件布局的自顶向下视图；

图11是根据本技术的实施例包括许多六边形器件单元和不同形状的断开屏蔽区的器件布局的自顶向下视图的示例；

图12是根据本技术的实施例包括许多细长六边形器件单元和不同形状的断开屏蔽区的器件布局的自顶向下视图；

图13是根据本技术的实施例包括许多细长六边形器件单元和不同形状的断开屏蔽区的器件布局的自顶向下视图；

图14是根据本技术的实施例包括许多方形器件单元的器件布局的自顶向下视图，其中不同形状的连接的屏蔽区与一个或多个器件单元的沟道区重叠；

图15是根据本技术的实施例包括许多交错的方形器件单元的器件布局的自顶向下视图，其中连接的屏蔽区与一个或多个器件单元的沟道区重叠；以及

图16是根据本技术的实施例包括许多六边形器件单元的器件布局的自顶向下视图，其中连接屏蔽区与一个或多个器件单元的沟道区重叠。

具体实施方式

下文将描述一个或多个具体实施例。为了提供这些实施例的简要描述，并不在本说明书中描述实际实施方案的所有特征。应了解，在如任何工程或设计项目的任何此类实际实施方式的开发过程中，众多针对实施方式的决定必须实现开发者的具体目标，例如遵守可能在各个实施方式之间变化的相关系统约束和相关商业约束。此外，应当理解的是，这种开发工作可能复杂且耗时，但是对于受益于本公开的普通技术人员来说，这仍是常规的设计、生产和制造工作。

在介绍本公开的各种实施例的元件时，冠词“一个(a/an)“和“所述”旨在意味着存在所述元件中的一个或多个。术语“包括”和“具有”旨在为包括性的并且意味着可能存在除了所列元件之外的额外元件。另外，应理解，引用本公开的“一个实施例”或“一实施例”并非意欲被解释为排除也结合所叙述特征的另外的实施例的存在。可以认识到，为了简单起见，目前公开的特征的形状、位置和排列图示和描述为是相对理想的(例如方形、矩形和六边形单元及具有完美直的和对准的特征的屏蔽区)。然而，如本领域技术人员可认识到，过程变形和技术限制可导致不太理想形状的蜂窝(cellular)设计，或者不规则特征仍可以在本技术的精神内。因此，如本文中使用术语“基本上”描述特征的形状、位置或排列时，旨在包括理想或目标形状、位置和排列以及由于半导体制造工艺的差异造成的不完美实施的形状、位置和排列，如本领域技术人员可以认识到的。另外，半导体器件单元在本文中描述为“在表面处”、“在表面中”、“在表面上”或“沿半导体层的表面”设置或制造，其旨在包括这样的半导体器件单元，其具有设置在大块半导体层内的部分，在半导体层的表面的近侧设置的部分，甚至与半导体层的表面一起设置的部分和/或设置在半导体层的表面之上或顶部的部分。

现代电力电子器件的基本构建块之一是场效应晶体管(fet)器件。例如，图1a图示了平面n沟道场效应晶体管即dmosfet，以下mosfet器件10，的有源单元。可以认识到，为了更清楚地图示mosfet器件10的某些部件以及下面讨论的其它器件，可以省略某些通常理解的设计元素(例如顶部金属化、钝化、边缘端接等)。

图1a图示的mosfet器件10包括半导体器件层2(例如，外延sic层)，半导体器件层2具有第一表面4和第二表面6。半导体器件层2包括漂移区16和阱区18，漂移区16具有第一导电类型(例如n型漂移层16)，阱区18具有第二导电类型(例如，p阱18)，并邻近漂移区16且在第一表面4的近侧设置。半导体器件层2还包括源极区20，源极区20具有第一导电类型(例如n型源极区20)，邻近阱区18且在第一表面4的近侧。介电层24(也称作栅极绝缘层或栅极介电层)设置在半导体器件层2的第一表面4的一部分上，栅电极26设置在介电层24上。半导体器件层2的第二表面6是衬底层14(例如sic衬底层)，且漏极接触12沿衬底层14设置在器件10的底部。

在导通状态操作中，适当的栅极电压(例如处于或超过mosfet器件10的阈值电压(vth)可以使逆转层形成于沟道区28中，以及在结型场效应晶体管(jfet)区29中由于载流子的积累形成增强的导电路径，允许电流从漏极接触12(即漏电极)流到源极接触22(即源电极)。应当认识到，对于本文中讨论的mosfet器件，沟道区28通常可以限定为设置在栅电极26和栅极介电24下方的阱区18的上部。而且，尽管在sicmosfet器件的背景下在下面讨论本方法，但应当认识到，本方法可以适用于其它类型的材料系统(例如，硅(si)、锗(ge)、氮化铝(ain)、氮化镓(gan)、砷化镓(gaas)、钻石(c)或任何其它适合的宽带隙半导体)以及使用n沟道设计和p沟道设计的其它类型的器件结构(例如，umosfet、vmosfet、绝缘栅双极晶体管(igbt)、绝缘基极mos控制的晶闸管(ibmct)或任何其它适合的fet和/或mos器件)。

图1b是图1a的sic器件10的示意性横截面图。图1b中图示的mosfet器件10的源极接触22通常提供到源电极的欧姆连接，且设置在源极区20的部分和阱区18的部分上。源极接触22通常是金属界面，金属界面包括位于mosfet器件10的这些半导体部分和金属源电极之间的一个或多个金属层。为清楚起见，设置在接触22下方的mosfet器件10的源极区20(例如n+源极区20)的部分在本文中可以更具体地称作mosfet器件10的源极接触区42。类似地，mosfet器件10的阱区18的部分可以比阱区18的其余部分以更高的水平掺杂，其在本文中可以更具体地称作mosfet器件10的体区39(例如，p+体区39)。为清楚起见，设置在接触22下方(例如由接触22覆盖、直接电连接到接触22)的体区39的部分在本文中可以更具体地称作mosfet器件10的体接触区44(例如p+体接触区44)。

如图1b中所示，mosfet器件10的各个区域可分别具有关联的电阻，mosfet器件10的总电阻(例如导通状态电阻，rds(on))可以表示为这些电阻中的每一个的总和。例如，如图1b中所图示，mosfet器件10的导通状态电阻，rds(on)可以近似为以下的总和：电阻rs30(例如源极区20的电阻和接触22的电阻)；电阻rch32(例如，图1a中图示的区域28的逆沟道电阻)；电阻racc34(例如，栅极氧化物24和位于阱区18之间的漂移层16的部分之间的积累层的电阻)；电阻rjfet36(例如阱区18之间的未耗尽颈区的电阻)；电阻rdrift38(例如关于漂移层16的电阻)；以及电阻rsub40(例如关于衬底层14的电阻)。注意，图1b中图示的电阻不旨在是穷举的，并且，其它电阻(例如，漏极接触电阻、扩散电阻等)可能存在于半导体器件10内。

在某些情况下，图1b中图示的一个或两个电阻分量可以主导半导体器件10的传导损耗，并且解决这些因素可显著影响rds(on)。例如，对于漂移电阻38、衬底电阻40和接触电阻30较不显著(与其它电阻部件相比)的器件，例如低压器件或遭受低逆转层迁移率的器件(例如sic器件)，沟道电阻(rch32)可占器件传导损耗的很大部分。通过另外的示例，在中高压器件中，jfet区电阻(rjfet36)可以占总传导损耗的相当大的部分。

图2图示了包括mosfet器件结构41的半导体器件层2的自顶向下视图，mosfet器件结构41具有常规的带状单元布局。在尺寸方面，常规的mosfet器件结构41可以描述为具有特定的沟道长度(lch43)，从沟道区到欧姆区的长度(lch_to_ohm45)，欧姆区的宽度(wohm47)和jfet区的宽度(wjfet49)。尽管在图2中图示的常规带状单元布局提供良好的可靠性(例如长期的高温性能)，但mosfet器件结构41的相对高的沟道电阻(rch32)和jfet电阻(rjfet36)导致相对高的rds(on)，这降低了器件的电性能。

可以减小半导体器件的沟道电阻(rch32)和jfet电阻(rjfet36)的一种方式是通过使用蜂窝(cellular)器件设计。图3-5图示了具有不同的常规蜂窝设计和布局的半导体器件层2的自顶向下视图。这些常规设计可以描述为相对于下面讨论的本技术的屏蔽器件单元是没有屏蔽的。可以认识到，对于图3-5以及对于下面呈现的器件单元的自顶向下视图，器件单元的某些特征(例如栅极接触26、介电层24、接触22)被省略，以提供对半导体器件层2的表面的不阻挡视图。具体来说，图3图示了对齐布局51中的方形器件单元50，而图4图示了交错或偏置布局52的方形蜂窝器件单元50。图5图示了对齐布局55的六边形器件单元54。通常，图3-5中示出的所图示的单元设计和布局使得通过相对于图2中图示的带状单元布局减小沟道电阻(rch32)和jfet电阻(rjfet36)，来减小rds(on)。例如，相比图2的带状器件41，假设类似的工艺/技术限制尺寸(例如，相同的lch43、lch_to_ohm45、wohm47和wjfet49)，图3的方形器件单元50提供低大约20％的rds(on)。可以认识到，本文中图示的布局使用几个器件单元，这几个器件单元代表在半导体表面2上的半导体器件的许多器件单元的子集。

在图3-5中，图示的常规方形器件单元50和六边形器件单元54分别包括设置在每个单元的中心65中的体接触区44，如图1b中图示，所述体接触区44为阱区18的一部分。体接触区44被源极区20围绕。更具体而言，每个单元的体接触区44可以被源极区20的源极接触区42围绕，其中，源极接触区42的掺杂可以与源极区20的其余部分相同。每个单元的源极区20被沟道区28围绕，如在图1a和图1b中图示，沟道区28也是阱区18的一部分。沟道区28又被jfet区29围绕。通常，jfet区29的特定部分的宽度限定为在具有与jfet区29的掺杂类型(例如n型)相反掺杂类型(例如p型)的区域之间的最短的距离。尽管每个器件单元在单元的周界周围包括jfet区29，这些jfet区29有时为了简单可以统称为半导体器件层2的jfet区29。还可以认识到，半导体器件层2，源极区20，包括源极接触区42，和jfet区29具有第一导电类型(例如n型)，而阱区18，包括体接触区44和沟道区28具有第二导电类型(例如p型)。如本文中所使用，当两个单元的边界的任何部分接触(例如沿侧边68或者在器件单元的边界的拐角69)时，两个器件单元可以称作相邻单元或邻近单元。因此，可以认识到，图3的每个方形器件单元50具有八个相邻或邻近单元，而图4的每个交错方形单元50和图5的每个六边形器件单元54具有六个相邻或邻近单元。

尽管图3-5中图示的蜂窝设计可以相对于图2中图示的带状单元布局实现较低rds(on)，但目前认为这种蜂窝设计可能在阻断条件下，在相邻器件单元的阱区的拐角之间的jfet区29的部分中具有基本上更高的电场。对于sicmos器件，当器件单元在反向偏置下操作时，设置在jfet区29之上(图1和图2中图示)的介电层24(例如，sio2)中的电场可以比si器件的高十倍左右。尽管sic通常对更高的电场是鲁棒的，但介电层24可能在长期操作中经历击穿，导致给sic器件单元50和54带来可靠性问题。

具体而言，在sicmosfet中，在反向偏置下，在图3-5中图示的相邻器件单元50和54的阱区的拐角之间的jfet区29的最宽部分中存在的电场比jfet区29的其它部分中的电场基本上更高。如图3中图示，在器件单元50的沟道区28的拐角之间的对角距离60比在相邻器件单元50的沟道区28的平行部分(即wjfet,parallel49)之间的距离49更大。图6是绘制对于沿图3中图示的箭头64设置的未屏蔽区器件单元50的部分，在反向偏置下电场(任意单位(au))的强度的图形70。更具体而言，图6包括图示图1a中的jfet区29中的电场的第一曲线72，并包括第二曲线74，第二曲线74图示例如对于示例未屏蔽器件单元50(即1200vsicmosfet方形器件单元，具有8x10¹⁵cm^-3外延掺杂和11μm厚的漂移层，其中，wjfet,parallel49为2.6μm)，在vds＝1200v时介电层24(如图1a和图1b中图示)中的电场。如图6的图形70图示，在器件单元50的中心65(即在x＝0μm)，半导体器件层2和介电层24两者中的电场较低，在jfet区29的中间(即在近似x＝4.7μm)电场增大到最大场强。

图7a是描绘在反向偏置下对于未屏蔽sic器件单元50的部分的电场强度(任意单位(au))的图形80，其中，所述部分沿图3中图示的对角箭头66设置。与图6类似，对于具有图6指示的相同尺寸和条件的示例常规sic器件单元50，图7a的图形80包括第一曲线82，且包括第二曲线84，第一曲线82图示半导体器件层2中的电场，第二曲线84图示设置在半导体器件层2之上的介电层24(如图1a和图1b中图示)中的电场。如图7a图示，在常规sic器件单元50的中心(即在x＝0μm)，电场较低，且通过常规器件单元50的拐角对角线移动，在jfet区29中间(即在近似x＝6.65μm)，电场增大到峰值场强。与图6和图7相比，对于示例未屏蔽sic方形单元50，在单元拐角之间的峰值或最大电场(即沿图3的箭头66的距离60)比单元50的平行部分之间(即沿图3的箭头64的距离49)的峰值或最大电场近似高20％。结果，如图7a中所示，介电层24中的峰值电场在相邻器件单元50的阱区18的拐角之间(例如在相邻器件单元的沟道区28的拐角之间，在相邻单元相接的拐角69处)更大，这可能导致这种未屏蔽器件单元50的长期可靠性问题。

出于这种考虑，本实施例涉及这样的蜂窝器件设计，其结合有形式为断开/连接屏蔽区的一个或多个屏蔽区，且在相邻器件单元的拐角69相接的位置减小jfet区29(以及图1b中图示的栅极介电层24)中的电场，而不显著增大rds(on)。因此，目前公开器件的屏蔽区设计成使得屏蔽区和相邻器件单元的阱区之间的距离小于或等于相邻器件单元的阱区的平行部分之间的距离。因此，目前的设计确保jfet区29没有任何部分比在相邻器件单元的沟道区的平行部分之间的jfet区29的宽度(即wjfet,parallel49)更宽。此外，目前的设计保持沟道区宽度和/或jfet区密度大于或等于具有相当尺寸(例如相同的lch、lch_to_ohm、wohm)的常规带状器件(例如图2的带状器件单元41)的沟道区宽度和/或jfet区密度。因此，目前公开的屏蔽器件单元提供相对于相当尺寸的常规带状器件单元的优异性能，同时仍提供类似的可靠性(例如长期的高温稳定性)。而且，目前公开的蜂窝设计的屏蔽区可以与器件单元的其它特征(例如体接触区44、阱区18、终止区)同时植入，因此并不增加制造的复杂性或成本。

因此，本实施例涉及这样的蜂窝器件设计，其并入其它类型的植入屏蔽区，以减小在jfet区上方jfet区29(以及在图1b中图示的栅极介电层24)中的峰值电场，而不显著增大rds(on)。可以认识到，其它类型的屏蔽区作为延伸部植入，延伸部将器件单元的特征(例如体区、沟道区、源极区)延伸超出其典型的边界。相对比，目前公开的屏蔽区并不延伸器件单元的特征(例如体区、沟道区)，而是在器件单元相接(例如在相邻器件单元的阱区的拐角之间)的jfet区的部分中植入。所公开的屏蔽区减小jfet区的此部分中的电场，同时保持沟道区宽度/周界和/或jfet区密度大于或等于具有相当工艺/技术限制尺寸(例如相同的lch、lch_to_ohm、wohm)的常规带状器件(例如图2的带状器件41)的沟道区宽度/周界和/或jfet区密度。因此，本公开的屏蔽器件单元提供相对于相当尺寸的常规带状器件的优异性能，同时仍提供相似的可靠性(例如在反向偏置下的长期的高温稳定性)。而且，目前公开的蜂窝布局的屏蔽区可以与器件单元的其它特征同时植入，因此并不增加制造的复杂性或成本

如下面所讨论，在某些实施例中，目前公开的屏蔽区可以是断开或连接的屏蔽区的形式。如本文中所使用的，“断开的屏蔽区”指设置在jfet区内(例如完全由jfet区围绕)且与一个或多个器件单元的阱区不重叠的屏蔽区。相对比，如本文中所使用的“连接的屏蔽区”指设置在jfet区内并与一个或多个器件单元的至少阱区重叠的屏蔽区。可以认识到，尽管具有连接的屏蔽区的所公开的布局提供有效的屏蔽，但由于稍微较低的沟道密度，它们也会导致相对于包括断开的屏蔽区的布局稍微较高的rds(on)。大体上可以注意，所公开的断开和连接的屏蔽区大体上并不延伸到器件单元的源极区、源极接触区或者体接触区中。如下面更详细地讨论的，通常，这些屏蔽区布置成使得屏蔽区和相邻器件单元的阱区18之间的距离小于相邻器件单元的阱区18的平行部分之间的距离(即wjfet,parallel49)。结果，由于屏蔽区和相邻器件单元的阱区之间的距离限定jfet区29的此部分的宽度，所以所公开的屏蔽区确保jfet区29没有任何部分会比wjfet,parallel49宽，抑制前述的峰值电场，并改进器件可靠性。

也可以认识到，在某些实施例中，可以使用与用来形成体接触区44(例如p+植入步骤)相同的植入步骤形成所公开的屏蔽区，在这种情况下，在掺杂浓度和深度方面，屏蔽区可以与体接触区基本上相同。对于这种p+屏蔽区实施例，源/体接触(即欧姆、金属接触)应当设置在所公开的屏蔽区上方并直接电耦合到所公开的屏蔽区。在其它实施例中，可以使用终止植入步骤(例如节终端扩展(jte)植入步骤)形成所公开的屏蔽区，在这种情况下，屏蔽区大体上具有与终止植入步骤中形成的特征相同的掺杂浓度和深度。对于这些实施例，源/体接触可以不设置在屏蔽区上方(即不直接电耦合到屏蔽区)。此外，所公开的屏蔽区可以具有特定宽度或者最大宽度，其通常与在相同的植入操作中限定的其它特征的宽度(例如，体接触区的宽度，jte子区的宽度)为相同大小或者小于所述宽度。在某些实施例中，所公开的屏蔽区可以具有宽度(即最大的尺寸)，其由实际上较不可达到的极限限定或限制，用于使用本植入和/或光刻技术限定特征。例如，在某些实施例中，所公开的屏蔽区的宽度(例如圆形屏蔽区的直径，三角形屏蔽区的最长的边或高度，不规则形状的最大尺寸等)可以小于大约2μm(例如在大约0.1μm到大约2μm之间，大约0.2μm到大约1μm之间)或者小于大约0.5μm(例如在大约0.1μm到大约0.5μm之间)。

图8-16图示了具有各个器件单元和布局的半导体器件层2的实施例的自顶向下视图，各个器件单元和布局包括至少一个断开或连接的屏蔽区来减小在相邻器件单元的阱区18之间的jfet区29的部分中的峰值电场。更具体地，根据本方法的实施例，图8-10图示了被断开的屏蔽区屏蔽的方形器件单元的示例布局，图11图示了被断开的屏蔽区屏蔽的六边形器件单元的示例布局，图12和图13图示了被断开的屏蔽区屏蔽的细长六边形器件单元的示例布局，图14和图15图示了被连接的屏蔽区屏蔽的方形器件单元的示例布局，以及图16图示了被连接的屏蔽区屏蔽的六边形器件单元的示例布局。可以注意，为了效率起见，在图11-16中，许多不同的不同成形和大小的屏蔽区一起图示在具有不同形状的相同器件布局中，以表示许多不同的设计选择。应当认识到，在某些实施例中，器件布局可以只包括具有基本上相同大小和形状的屏蔽区，而在其它实施例中，器件布局可包括具有不同大小和/或形状的屏蔽区。另外，图12和图13的细长六边形器件单元可包括均于2014年6月24日提交的名称均为“cellularlayoutforsemiconductordevices”的共同待决的美国专利申请第14/313,785和14/313,820号中描述的一个或多个特征，出于所有目的，这两个申请通过引用被全文并入本文中。可以认识到，尽管呈现了器件设计和布局的许多个不同的示例实施例，但这些仅旨在是示例。因此，在其它实施例中，本方法的屏蔽区可以具有其它形状(例如细长、扭曲或不规则形状)，而不会否定本方法的效果。还可以认识到，图8-16中图示的所公开蜂窝布局实施例的沟道和/或jfet密度通常大于图2中图示的具有相同工艺/技术限制的设计参数的带状器件布局41的沟道和/或jfet密度。

出于这种考虑，图8图示了根据本技术的实施例包括许多方形器件单元2092和断开的屏蔽区2094的器件布局2090的一部分。具体而言，图示的屏蔽区2094设置在相邻器件单元2092的阱区18的拐角之间的jfet区29中。图8中图示的屏蔽区2094基本上为圆形，并具有宽度2096(即直径2096)。如下面所讨论，根据本方法的实施例，屏蔽区可以具有其它形状(例如三角形、六边形、长圆形)和/或其它宽度(例如更窄、更宽、可变或变化的宽度)。如上文所讨论，断开的屏蔽区2094大体上确保屏蔽区2094和相邻的阱区18之间(例如在具有第二导电类型的区域之间)的全部距离60比在相邻单元2092的阱区18的平行部分之间的距离49要小。换言之，断开的屏蔽区2094大体上确保jfet区29没有任何部分比wjfet,parallel49宽，从而降低在相邻器件单元2092的阱区的拐角之间的jfet区29的部分中的峰值电场。还可以注意到，所公开的屏蔽区与图8中图示的断开的屏蔽区的实施例类似，在沿箭头2102移动时，提供减小的峰值电场。

为了图示由所公开的屏蔽区2094提供的改进，图7b是描绘对于在反向偏置下图8的sic器件单元2092的实施例的部分的电场的幅值(与图6和图7a相同的任意单位(a.u.))的图形86，其中，器件单元2092的特定部分沿图8中图示的对角箭头1098设置。与图6和图7a类似，对于具有与图6和图7a中表示的未屏蔽器件单元相同尺寸的示例sic器件单元2092，图7b的图形86包括图示sic层2中的电场的第一曲线87，并包括图示设置在sic层2上方的介电层24(如图1a和图1b图示)中的电场的第二曲线88。如图7b中图示，在sic器件单元2092的中心65(即在x＝0μm)，sic层2和介电层24两者中的电场较低，且通过器件单元2092的拐角对角线移动，电场在达到屏蔽区2094(即在大约x＝5.75μm处)之前增大到峰值场强(即在大约x＝5.5μm)，之后电场的幅值大幅下降。如由曲线88所示，在介电层24中还观察到对应的下降。比较图7a和图7b，图8的(即沿箭头2012)屏蔽的sic器件单元2092的阱区的拐角之间的峰值或最大电场比对于图3的未屏蔽sic方形单元50的拐角(即沿箭头66)之间的峰值或最大电场低大约20％，并与阱区18的平行部分(例如如图6中图示)之间的相同或者更小。结果，如图7b中所示，介电层24中的峰值电场低于jfet区29中在相邻器件单元2092的阱区的拐角之间的部分，这可能带来改进这些sic器件单元2092的长期可靠性。

图9图示了根据本技术的实施例包括许多方形器件单元2092和不同形状的断开屏蔽区2094a和2094b的器件布局2110的一部分。可以注意到，对于断开的屏蔽区2094a和2094b，以及对于其它所公开的断开屏蔽区，屏蔽区并不延伸到器件单元2092的沟道区28(阱区18)的部分中或者并不占据所述部分，因此并不减小布局2110的沟道密度。图9中图示的屏蔽区2094a基本上为圆形，并具有限定屏蔽区2094a的宽度2096a的直径2096a，而屏蔽区2094b基本上为方形形状，并具有宽度2096b。如大体上由图9所图示，在某些实施例中，具有不同形状的屏蔽区2094可以用在相同布局中。断开的屏蔽区2094a和2094b大体上确保屏蔽区和相邻的阱区18之间(例如在具有第二导电类型的区域之间)的全部距离60比在相邻单元2092的阱区18的平行部分之间的距离49要小。换言之，断开的屏蔽区2094大体上确保jfet区29没有任何部分比wjfet,parallel49更宽。而且，图示的屏蔽区2094a和2094b可以描述为与器件单元2092的相邻阱区基本上等距离，而在其它实施例中，屏蔽区和器件单元2092的相邻阱区之间的距离可以是大体上小于wjfet49的不同值。

图10图示了根据本技术的实施例的包括许多交错的方形器件单元2092和断开的屏蔽区2094的器件布局2120的一部分。图10中图示的屏蔽区2094基本上为三角形，并分别具有相应的宽度2096。因此，断开的屏蔽区2094大体上确保屏蔽区2094和相邻的阱区18之间(例如在具有第二导电类型的区域之间)的全部距离60比在相邻单元2092的阱区18的平行部分之间的距离49要小。换言之，断开的屏蔽区2094大体上确保jfet区29没有任何部分比wjfet,parallel49更宽。

图11图示了根据本技术的实施例的包括许多六边形器件单元2132和断开的屏蔽区2094a、2094b、2094c和2094d的器件布局2130的一部分。图11中图示的屏蔽区2094a具有基本上三角形形状和宽度2096a，屏蔽区2094b具有基本上方形形状和宽度2096b，屏蔽区2094c具有基本上六边形形状和宽度2096c，以及屏蔽区2094d具有基本上圆形形状和宽度2096d。屏蔽区2094a、2094b、2094c和2094d大体上确保屏蔽区和相邻的阱区18之间(例如在具有第二导电类型的区域之间)的全部距离60比在相邻单元2132的阱区18的平行部分之间的距离49要小。换言之，断开的屏蔽区2094大体上确保jfet区29没有任何部分比wjfet,parallel49更宽。

图12图示了根据本技术的实施例的包括许多细长六边形器件单元2142和断开的屏蔽区2094a、2094b、2094c和2094d的器件布局2140的一部分。图12中图示的屏蔽区2094a具有基本上圆形形状和宽度2096a，屏蔽区2094b具有基本上方形形状和宽度2096b，屏蔽区2094c具有基本上六边形形状和宽度2096c，以及屏蔽区2094d具有基本上三角形形状和宽度2096d。屏蔽区2094a、2094b、2094c和2094d大体上确保屏蔽区和相邻的阱区18之间(例如在具有第二导电类型的区域之间)的全部距离60比在相邻单元2142的阱区18的平行部分之间的距离49要小。换言之，断开的屏蔽区2094大体上确保jfet区29没有任何部分比wjfet,parallel49更宽。

图13图示了根据本技术的实施例的包括许多细长六边形器件单元2152和断开的屏蔽区2094a、2094b、2094c、2094d、2094e和2094f的器件布局2150的一部分。图13中图示的屏蔽区2094a具有基本上方形形状，屏蔽区2094b具有基本上长圆形形状，屏蔽区2094c具有基本上矩形形状，屏蔽区2094d具有基本上三角形形状，屏蔽区94e具有基本上类圆形(round)或圆形(circular)形状，屏蔽区94f具有基本上六边形形状。屏蔽区2094a、2094b、2094c、2094d、2094e和2094f大体上确保屏蔽区和相邻的阱区18之间(例如在具有第二导电类型的区域之间)的全部距离60比在相邻单元2152的阱区18的平行部分之间的距离49要小。换言之，断开的屏蔽区2094大体上确保jfet区29没有任何部分比wjfet,parallel49更宽。

图14图示了根据本技术的实施例的包括许多方形器件单元2092和连接的屏蔽区2162a、2162b、2162c、2162d、2162e和2162f的器件布局2160的一部分。可以注意到，与上面讨论的断开的屏蔽区不同，所公开的连接屏蔽区占据至少一个相邻器件单元的沟道/阱区的一部分，从而至少部分地减小器件布局的沟道密度。图14中图示的连接的屏蔽区2162a、2162b和2162c具有基本上类圆形或长圆形形状，而屏蔽区2162d、2162e和2162f具有基本上方形形状。另外，屏蔽区2162a具有宽度2096a，并与单个器件单元2092的沟道区28的部分(例如拐角)重叠，使得屏蔽区2162a和剩余相邻器件单元2092的阱区18之间的距离60小于wjfet49。屏蔽区2162b具有宽度2096b，并与两个相邻器件单元92的沟道区28的拐角重叠，使得屏蔽区2162a和剩余相邻器件单元92之间的距离60小于wjfet49。屏蔽区2162c具有宽度2096c，并与四个相邻器件单元2092(例如所有相邻器件单元2092)的沟道区28的拐角重叠。屏蔽区2162d具有宽度2096d，并与单个器件单元2092的沟道区28的拐角重叠，使得屏蔽区2162d和剩余相邻器件单元92的阱区18之间的距离60小于wjfet49。屏蔽区2162e具有宽度2096e，并与两个相邻器件单元2092的沟道区28的拐角重叠，使得屏蔽区2162e和剩余相邻器件单元2092的阱区18之间的距离60小于wjfet49。屏蔽区2162f具有宽度2096f，并与四个相邻器件单元2092(例如所有相邻器件单元2092)的沟道区28的拐角重叠。屏蔽区2162a、2162b、2162c、2162d、2162e和2162f大体上确保屏蔽区和相邻的阱区18之间(例如在具有第二导电类型的区域之间)的全部距离60比在相邻单元2092的阱区18的平行部分之间的距离49要小。换言之，断开的屏蔽区2162大体上确保jfet区29没有任何部分比wjfet,parallel49更宽。

图15是根据本技术的实施例的包括带有连接的屏蔽区2162的许多交错的方形器件单元2092的器件布局2170。图15中图示的每个连接的屏蔽区2162具有各自的宽度2096，且每一个与单个器件单元2092的沟道区28/阱区18一角或一侧重叠。另外，在图示布局2170的中心，两个屏蔽区稍微与器件单元2092的沟道区28/阱区18重叠。屏蔽区2162大体上确保屏蔽区2162和相邻的阱区18之间(例如在具有第二导电类型的区域之间)的全部距离60比在相邻单元2092的阱区18的平行部分之间的距离49要小。换言之，断开的屏蔽区2162大体上确保jfet区29没有任何部分比wjfet,parallel49更宽。

图16图示了根据本技术的实施例的包括带有不同形状的连接的屏蔽区2162的许多六边形器件单元2132的器件布局2180。图16中图示的屏蔽区2162a具有基本上类圆形(round)或圆形(circular)形状，屏蔽区2162b具有基本上六边形形状，屏蔽区2162c具有基本上方形形状，屏蔽区2162d具有基本上三角形形状。每个屏蔽区2162a、2162b、2162c和2162d与单个器件单元2132的沟道区28/阱区18重叠，而两个屏蔽区即2162a和2162d与在布局2180的中间的器件单元2132的沟道区28/阱区18重叠。如提到的，屏蔽区2162a、2162b、2162c和2162d定位成使得在屏蔽区2162a、2162b、2162c和2162d和相邻器件单元2132的阱区18之间的距离60小于在相邻器件单元2132的阱区的平行部分之间的距离49(即wjfet49)。

本公开的技术效果包括结合有形式为断开的或连接的屏蔽区的一个或多个屏蔽区的蜂窝器件设计，减小在器件单元的阱区之间的本是jfet区的最宽部分中的峰值电场，而不显著增大rds(on)。所公开的屏蔽区被设计成将在jfet区的部分中的宽度减小到小于wjfet,parallel，同时保持沟道区宽度和/或jfet区密度大于相当尺寸的常规带状器件的沟道区宽度和/或jfet区密度。因此，本公开的屏蔽器件单元提供相对于相当尺寸的常规带状器件的优异性能，同时仍提供相似的可靠性(例如在反向偏置时的长期的高温稳定性)。而且，可以与器件单元的其它特征同时制造(例如植入)本公开的蜂窝设计的屏蔽区，因此，并不增加制造的复杂性或成本。