本发明属于功率半导体技术领域，涉及一种具有载流子存储层的三栅薄soiligbt(lateralinsulatedgatebipolartransistor，横向绝缘栅双极型晶体管)。
背景技术：
ligbt是一种由横向场效应晶体管和双极型晶体管混合而成的结构，它兼具mosfet输入阻抗高和驱动简单的优点，以及bjt器件电流密度高和低导通压降的优势，已成为现代电力电子电路应用中的核心电子元器件之一。soiligbt具有绝缘性能好、寄生电容小、泄漏电流小和集成度高等优点，广泛应用在高压集成电路中，在存储器、微波通讯、智能电子、高压电路和抗福照等领域具有广阔的应用前景。
研究者对soiligbt的优化工作主要集中在厚顶层硅上，对薄顶层硅的器件关注较少。相比厚顶层硅，薄顶层硅在器件隔离和芯片集成上的工艺难度较小，成本更低。同时，薄的顶层硅厚度有利于器件关断损耗的降低，能够与采用短路阳极技术的厚膜器件的关断时间相比拟。但是，由于硅氧表面复合的存在，降低了漂移区内的电导调制效率，薄顶层硅的soiligbt存在饱和电流能力小和正向导通压降大的问题，且器件的抗短路能力较差。
技术实现要素：
芯片的尺寸及功耗主要取决于soiligbt的电流能力和正向导通压降。为了提升薄soiligbt的电流能力，本发明提出了一种具有载流子存储层的三栅薄soiligbt。通过引入三栅及载流子存储层来提高器件的电流能力，降低正向导通压降，同时通过引入p埋层提高器件的抗短路能力。
本发明的技术方案是：
一种具有载流子存储层的三栅薄soiligbt器件，包括沿器件垂直方向自下而上依次层叠设置的衬底层1、埋氧层2和顶部半导体层；沿器件横向方向，所述的顶部半导体层从一侧到另一侧依次具有阴极结构、三栅结构、n型载流子存储层11、n型半导体漂移区4和阳极结构；
所述阴极结构包括沿器件垂直方向贯穿顶部半导体层的p型阱区3和p型重掺杂区5，p型阱区3和p型重掺杂区5相互接触且p型阱区3位于靠n型半导体漂移区4的一侧；在p型阱区3的上层具有n型重掺杂区6；所述p型重掺杂区5和n型重掺杂区6上表面引出阴极；
所述器件横向方向和器件垂直方向相互垂直；
所述三栅结构位于阴极结构与n型半导体漂移区4之间，三栅结构包括沿器件纵向方向间断分布的槽栅和平面栅；所述槽栅从p型阱区3和n型载流子存储层11表面向下延伸，由第一导电材料7及其四周的第一绝缘介质8构成，槽栅底部与埋氧层2不接触；所述间断分布的槽栅之间的区域表面覆盖平面栅结构；所述平面栅结构包括第二绝缘介质10和覆盖在第二绝缘介质10之上的第一导电材料9；所述平面栅结构一侧与n型重掺杂区6表面接触，另一侧覆盖p型阱区3和n型载流子存储层11的上表面，并与n型半导体漂移区4接触；
所述器件纵向方向为同时与器件横向方向和器件垂直方向均垂直的第三维度方向；
所述阳极结构包括n型缓冲层12和p型阳极区13，所述p型阳极区13位于n型缓冲层12中，所述n型缓冲层12的下表面和埋氧层2相接；所述p型阳极区13引出阳极电极。
进一步的，所述平面栅下方的p型阱区3内有沿器件纵向方向间断分布p型埋层14；所述p型埋层14位于n型重掺杂区6下方且与埋氧层2接触；所述p型埋层14的一侧与p型重掺杂区5接触，另一侧与n型载流子存储层11不接触；所述p型埋层14在纵向方向上不伸入槽栅底部与埋氧层2的间隙。
进一步的，所述平面栅下方的p型阱区3内有沿器件纵向方向与n型重掺杂区6间断分布p型埋层14；所述p型埋层14伸入平面栅下方，但与n型载流子存储层11不接触。
本发明的有益效果为，相对于传统薄soiligbt结构，本发明具有更低的正向导通压降,同时具有更好的抗短路能力。
附图说明
图1为实施例1的结构示意图；
图2位实施例2的结构示意图；
图3位实施例3的结构示意图。
具体实施方式
下面结合附图和实施例详细描述对本发明进行描述。
实施例1
如图1所示，本例的soiligbt，包括沿器件垂直方向自下而上依次层叠设置的衬底层1、埋氧层2和顶部半导体层；沿器件横向方向，所述的顶部半导体层从一侧到另一侧依次具有阴极结构、三栅结构、n型载流子存储层11、n型半导体漂移区4和阳极结构；
所述阴极结构包括沿器件垂直方向贯穿顶部半导体层的p型阱区3和p型重掺杂区5，p型阱区3和p型重掺杂区5相互接触且p型阱区3位于靠n型半导体漂移区4的一侧；在p型阱区3的上层具有n型重掺杂区6；所述p型重掺杂区5和n型重掺杂区6上表面引出阴极；
所述器件横向方向和器件垂直方向相互垂直；
所述三栅结构位于阴极结构与n型半导体漂移区4之间，三栅结构包括沿器件纵向方向间断分布的槽栅和平面栅；所述槽栅从p型阱区3和n型载流子存储层11表面向下延伸，由第一导电材料7及其四周的第一绝缘介质8构成，槽栅底部与埋氧层2不接触；所述间断分布的槽栅之间的区域表面覆盖平面栅结构；所述平面栅结构包括第二绝缘介质10和覆盖在第二绝缘介质10之上的第一导电材料9；所述平面栅结构一侧与n型重掺杂区6表面接触，另一侧覆盖p型阱区3和n型载流子存储层11的上表面，并与n型半导体漂移区4接触；
所述器件纵向方向为同时与器件横向方向和器件垂直方向均垂直的第三维度方向；
所述阳极结构包括n型缓冲层12和p型阳极区13，所述p型阳极区13位于n型缓冲层12中，所述n型缓冲层12的下表面和埋氧层2相接；所述p型阳极区13引出阳极电极。
本例的工作原理为：
正向导通时，三栅结构的槽栅侧壁阻挡空穴通路，起到注入增强的效果，降低器件的正向导通压降；同时，n型载流子存储层起到阻挡空穴的作用，促进电子注入漂移区，增强电导调制效应，进一步降低正向导通压降。在正向阻断时，槽栅起到耗尽载流子存储层的作用，使得器件在存储层高浓度的情况下仍可维持高耐压。同时，器件在阴极引入p埋层，其与埋氧层接触，提供空穴的低阻通路，抑制闩锁的发生，提升器件的抗短路能力。
实施例2
与实施例1相比，本例中平面栅下方的p型阱区3内有沿器件纵向方向间断分布p型埋层14；所述p型埋层14位于n型重掺杂区6下方且与埋氧层2接触；所述p型埋层14的一侧与p型重掺杂区5接触，另一侧与n型载流子存储层11不接触；所述p型埋层14在纵向方向上不伸入槽栅底部与埋氧层2的间隙
与实施例1相比，在正向导通状态，空穴电流能够通过p埋层被p+收集，抑制闩锁，提升器件的抗短路能力。
实施例3
与实施例1相比，本例中平面栅下方的p型阱区3内有沿器件纵向方向与n型重掺杂区6间断分布p型埋层14；所述p型埋层14伸入平面栅下方，但与n型载流子存储层11不接触
与实施例1相比，在正向导通状态，牺牲了一部分沟道，器件的正向导通压降略微提升，但p埋层能够更好的收集空穴电流，更好地抑制闩锁，提升器件的抗短路能力。