改善沟槽底部场板形貌的屏蔽栅沟槽MOSFET制造方法与流程

本发明涉及半导体功率器件技术领域，具体涉及一种改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法。

背景技术

对于传统的功率mosfet器件，器件导通电阻(ron)与源漏击穿电压存在一定的折中关系（ron∝bv2.5），长久以来限制了功率mosfet器件的发展。屏蔽栅沟槽mosfet利用电荷平衡原理，使得n型漂移区即使在较高掺杂浓度的情况下也能实现器件较高的击穿电压，从而获得低的导通电阻，打破了传统功率mosfet的硅极限。如图20，普通工艺流程形成的场板氧化层厚度不均匀，对器件参数和可靠性带来了风险。

技术实现要素：

本发明的目的是提供一种改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法，在工艺成本基本不变的前提下，可以用传统的半导体制造工艺实现，不增加工艺难度而生成厚度可调、质量较好沟槽内场板氧化层。

本发明所采用的技术方案为：

改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法，其特征在于：

通过沟槽内场氧化层底部淀积工艺来改善沟槽底部形貌，并填充和回刻多晶硅，两个深槽互相电荷平衡完成超结功能，再在深槽上方采用氧化层淀积和湿法腐蚀的方式形成浅槽，在浅槽中形成栅极氧化层和填充多晶硅，共同构成屏蔽栅沟槽器件。

包括以下步骤：

步骤一：提供n型重掺杂的n+衬底，并在n+衬底上形成n型外延层；

步骤二：在外延层表面依次形成薄氧化层、薄氮化硅、厚氧化层，组成硬掩膜；

步骤三：通过光刻、干法腐蚀形成有源区的深沟槽与终端区的深沟槽，终端区深沟槽包围有源区深沟槽；

步骤四：利用湿法热氧化工艺在所述深沟槽底部和侧壁生长场板氧化层；

步骤五：使用特殊条件的高密度等离子体化学气相淀积（hdpcvd）利用各向异性生长对沟槽底部偏薄的场板氧化层进行加厚，侧壁不加厚；

步骤六：利用多晶硅淀积工艺，进行第一次多晶硅淀积；

步骤七：通过干法腐蚀工艺进行多晶硅回刻，使有源区深沟槽上方得到一个浅沟槽，终端区深沟槽内的第一多晶硅及场板氧化层在光刻胶的保护下不回刻；

步骤八：使用普通条件的高密度等离子体化学气相淀积对沟槽进行回填；

步骤九：使用化学机械研磨对表面进行平坦化；

步骤十：去除沟槽之间的氮化硅，并对沟槽内氧化层使用光刻和刻蚀工艺进行回刻蚀；

步骤十一：经过干法热氧化工艺生长栅氧化层；

步骤十二：第二次多晶硅淀积，并对第二次多晶硅干法回刻，形成浅槽mosfet器件栅极；

步骤十三：p-body注入，形成p阱；

步骤十四：源极注入，形成器件源极；

步骤十五：介质淀积；

步骤十六：通过介质层做分离和外延层腐蚀工艺形成形成接触孔；

步骤十七：完成孔钨填充，和表面金属工艺形成器件正面结构；

步骤十八：最后完成背面金属工艺，形成器件漏端，完成最终器件结构。

如所述的制造方法制得的改善沟槽底部场板形貌的屏蔽栅沟槽mosfet结构。

本发明具有以下优点：

本发明采用一次特殊条件的高密度等离子体化学气相淀积对沟槽内场板氧化层形貌和厚度进行调整，避免沟槽根部场板氧化层不均匀，造成器件失效或参数异常，可以用传统的半导体制造工艺实现，在工艺难度不增加的情况下改善沟槽底部场板氧化层质量，优化产品的参数，提高成品率和可靠性，最终达到降低芯片成本。

附图说明

图1为本发明步骤一的示意图；

图2为本发明步骤二的示意图；

图3为本发明步骤三的示意图；

图4为本发明步骤四的示意图；

图5为本发明步骤五的示意图；

图6为本发明步骤六的示意图；

图7为本发明步骤七的示意图；

图8为本发明步骤八的示意图；

图9为本发明步骤九的示意图；

图10为本发明步骤十的示意图；

图11为本发明步骤十一的示意图；

图12为本发明步骤十二的示意图；

图13为本发明步骤十三的示意图；

图14为本发明步骤十四的示意图；

图15为本发明步骤十五的示意图；

图16为本发明步骤十六的示意图；

图17为本发明步骤十七的示意图；

图18为本发明步骤十八的示意图；

图19为本发明器件的截面图。

图20为现有老工艺最终器件的截面图。

具体实施方式

下面结合具体实施方式对本发明进行详细的说明。

本发明涉及一种改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法，通过沟槽内场氧化层底部淀积工艺来改善沟槽底部形貌，并填充和回刻多晶硅，两个深槽互相电荷平衡完成超结功能，再在深槽上方采用氧化层淀积和湿法腐蚀的方式形成浅槽，在浅槽中形成栅极氧化层和填充多晶硅，共同构成屏蔽栅沟槽器件。

具体包括以下步骤：

步骤一：提供n型重掺杂的n+衬底，并在n+衬底上形成n型外延层；

步骤二：在外延层表面依次形成薄氧化层、薄氮化硅、厚氧化层，组成硬掩膜；

步骤三：通过光刻、干法腐蚀形成有源区的深沟槽与终端区的深沟槽，终端区深沟槽包围有源区深沟槽；

步骤四：利用湿法热氧化工艺在所述深沟槽底部和侧壁生长场板氧化层；

步骤五：使用特殊条件的高密度等离子体化学气相淀积利用各向异性生长对沟槽底部偏薄的场板氧化层进行加厚，侧壁不加厚；

步骤六：利用多晶硅淀积工艺，进行第一次多晶硅淀积；

步骤七：通过干法腐蚀工艺进行多晶硅回刻，使有源区深沟槽上方得到一个浅沟槽，终端区深沟槽内的第一多晶硅及场板氧化层在光刻胶的保护下不回刻；

步骤八：使用普通条件的高密度等离子体化学气相淀积对沟槽进行回填；

步骤九：使用化学机械研磨对表面进行平坦化；

步骤十：去除沟槽之间的氮化硅，并对沟槽内氧化层使用光刻和刻蚀工艺进行回刻蚀；

步骤十一：经过干法热氧化工艺生长栅氧化层；

步骤十二：第二次多晶硅淀积，并对第二次多晶硅干法回刻，形成浅槽mosfet器件栅极；

步骤十三：p-body注入，形成p阱；

步骤十四：源极注入，形成器件源极；

步骤十五：介质淀积；

步骤十六：通过介质层做分离和外延层腐蚀工艺形成形成接触孔；

步骤十七：完成孔钨填充，和表面金属工艺形成器件正面结构；

步骤十八：最后完成背面金属工艺，形成器件漏端，完成最终器件结构。

旧工艺在场板氧化工艺后，底部场板氧化层偏薄，如图20，通过新工艺改进后，可形成底部较为较为均匀的沟槽内场板氧化层，如图19。

本发明通过一次特殊条件的高密度等离子体化学气相淀积(hdpcvd)对沟槽底部偏薄的场板氧化层进行加厚，避免图20中旧方案沟槽底部场板氧化层厚度不均匀，造成器件失效或参数异常。

方法具有以下特点：

一:使用特殊条件的高密度等离子体化学气相淀积(hdpcvd)利用各向异性生长对沟槽底部偏薄的场板氧化层进行加厚，侧壁不加厚，利于提高漏源极击穿电压；

二:使用普通条件的高密度等离子体化学气相淀积(hdpcvd)对沟槽进行回填后平坦化并进行回刻蚀，形成较高质量的栅极源极间氧化层，利于提高栅源极击穿电压。

本发明的内容不限于实施例所列举，本领域普通技术人员通过阅读本发明说明书而对本发明技术方案采取的任何等效的变换，均为本发明的权利要求所涵盖。