半导体结构及其形成方法与流程

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术：

硅通孔技术(TSV，Through Silicon Vias)由物理学诺贝尔奖得主、晶体管的发明者威廉·肖克利发明，被称为继引线键合(WB，Wire Bonding)、倒带自动焊(TAB，Tape Automated Bonding)和倒装芯片(FC，Flip chip)之后的第四代半导体封装技术。硅通孔技术不仅可以缩短晶片间的导通路径、提升信号速度、降低功耗与杂讯，还可以实现异质架构整合，有助于形成尺寸小型化且节能的半导体结构。

硅通孔技术能够将半导体结构的不同部件连在一起，并通过数千个微小的连线传输数据，例如在硅锗芯片中，通过钻出许多细微的孔洞并以钨材料填充，就能得到TSV。与传统的引线键合相比，硅通孔技术具有导电好、功耗低及带宽广等优点。

但是，尽管引入硅通孔技术，半导体结构的性能仍有待提高。

技术实现要素：

本发明解决的问题是提供一种半导体结构及其形成方法，能够降低所述栅极顶部表面的接触电阻，有助于减少热损耗，改善半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构形成方法，包括：提供基底，所述基底部分表面具有栅极；在所述栅极露出的所述基底表面形成介质层，所述介质层覆盖所述栅极侧壁，且所述介质层顶部高于所述栅极顶部；在所述介质层内形成贯穿所述介质层厚度的开口，所述开口位于所述栅极部分顶部；在所述开口侧壁表面形成粘合层；形成覆盖所述栅极顶部表面的阻挡层，所述阻挡层材料的电阻率小于粘合层材料的电阻率；在所述阻挡层表面形成填充满所述开口的金属层。。

可选的，所述阻挡层材料的电阻率为3.5μΩ·m～4μΩ·m。

可选的，形成所述粘合层后，形成所述阻挡层；形成所述粘合层以及阻挡层的工艺方法包括：在所述开口底部和侧壁表面形成粘合膜；刻蚀去除位于所述开口底部的粘合膜，位于开口侧壁表面的粘合膜作为所述粘合层；在所述开口底部露出的栅极顶部表面形成所述阻挡层。

可选的，采用物理气相沉积工艺、脉冲成核化学气相沉积工艺或原子层沉积工艺形成所述阻挡层。

可选的，所述脉冲成核化学气相沉积工艺的工艺参数包括：工艺环境温度为300℃，工艺气体包括B2H6、NH3及WF6，其中，所述B2H6的气体流量为5sccm～15sccm，所述NH3的气体流量为10sccm～20sccm，所述WF6的气体流量为15sccm～25sccm。

可选的，所述物理气相沉积工艺的工艺方法包括：提供氮化钨靶材，采用氩离子轰击所述氮化钨靶材形成等离子态的氮离子及钨离子。

可选的，所述阻挡层的厚度小于或等于所述粘合层的厚度。

可选的，所述阻挡层的厚度为

可选的，所述粘合层的厚度为

可选的，所述阻挡层的材料为氮化钨。

可选的，形成所述栅极后，且在形成所述介质层前，形成所述阻挡层；形成所述阻挡层及栅极的工艺方法包括：在所述基底表面形成栅极膜；在所述栅极膜顶部形成阻挡膜；图形化所述栅极膜及阻挡膜，直至露出所述基底表面，形成所述栅极和所述阻挡层。

可选的，所述开口露出所述阻挡层部分顶部；形成所述粘合层的工艺方法包括：在所述开口露出的阻挡层顶部和开口侧壁表面形成粘合膜；刻蚀去除位于所述阻挡层部分顶部的粘合膜，位于开口侧壁表面的粘合膜作为所述粘合层。

相应的，本发明还提供一种半导体结构，包括：基底，所述基底部分表面具有栅极，所述栅极露出的所述基底表面具有介质层，所述介质层覆盖所述栅极侧壁及顶部，所述介质层内具有贯穿所述介质层厚度且露出所述栅极部分顶部的开口；位于所述开口侧壁表面的粘合层，所述粘合层露出位于所述开口底部的栅极表面；位于所述粘合层露出的栅极顶部表面的阻挡层，所述阻挡层材料的电阻率小于所述粘合层材料的电阻率；位于所述阻挡层表面且填充满所述开口的金属层。

可选的，所述阻挡层的厚度小于或等于所述粘合层的厚度。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供的半导体结构形成方法的技术方案中，形成覆盖所述栅极顶部表面的阻挡层，所述阻挡层材料的电阻率小于粘合层材料的电阻率。所述栅极顶部表面为所述栅极与所述阻挡层的接触面，所述栅极顶部表面的接触电阻大小与所述阻挡层材料的电阻率大小有关。由于所述阻挡层材料的电阻率小于所述粘合层材料的电阻率，因而相较于使所述粘合层覆盖所述栅极顶部表面，在所述栅极顶部表面形成所述阻挡层，所述栅极顶部表面的接触电阻小，有助于减少热损耗，从而可改善半导体结构的性能。

可选方案中，所述阻挡层的厚度小于或等于所述粘合层的厚度，位于栅极顶部的阻挡层的电阻值与所述阻挡层的厚度及所述粘合层材料的电阻率有关，由于所述阻挡层材料的电阻率小于所述粘合层材料的电阻率，所述阻挡层的厚度小于或等于所述粘合层的厚度，因而相较于形成覆盖所述栅极顶部的粘合层，覆盖所述栅极顶部的阻挡层的电阻值小，有助于降低电荷经所述阻挡层传输的热量损耗。另外，当所述阻挡层的厚度小于所述粘合层的厚度时，能够增大后续形成的金属层的体积，有利于提高金属层材料的填充量，从而可减小所述金属层的电阻。

附图说明

图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；

图4至图11是本发明半导体结构形成方法一实施例中各步骤对应的结构示意图；

图12至图14是本发明半导体结构形成方法另一实施例中各步骤对应的结构示意图。

具体实施方式

由背景技术可知，现有半导体结构的性能仍有待提高。

现结合一种半导体结构形成方法进行分析，图1至图3是一种半导体结构形成方法中各步骤对应的结构示意图，形成半导体结构的工艺步骤主要包括：

参考图1，提供基底10，所述基底10部分表面具有栅极20，所述栅极20露出的所述基底10表面上覆盖有介质层30，所述介质层30覆盖所述栅极20侧壁及顶部，所述介质层30内具有贯穿所述介质层30厚度且露出所述栅极20部分顶部的开口31。

参考图2，在所述开口31(参考图1)侧壁及底部表面形成粘合层40。

所述粘合层40的材料为氮化钛；或者，所述粘合层40包括第一粘合层(图中未示出)和位于所述第一粘合层顶部的第二粘合层(图中未示出)，其中，所述第一粘合层的材料为钛，所述第二粘合层的材料为氮化钛。

参考图3，在所述粘合层40表面形成填充满所述开口31(参考图1)的金属层60。

上述方法形成的半导体结构的性能差，分析其原因在于：所述粘合层40材料为氮化钛，或者，所述粘合层40材料包括钛及氮化钛，由于氮化钛的电阻率大，因此所述粘合层40材料的电阻率大。所述栅极20顶部表面的接触电阻与所述粘合层40材料的电阻率有关。所述粘合层40材料的电阻率大，使得所述栅极20顶部表面的接触电阻大，导致所述栅极20顶部表面的热损耗大，造成半导体结构的性能差。

另外，所述粘合层40的厚度大，导致位于所述栅极20顶部表面的粘合层40传输电荷的热损耗大，使得半导体结构的热损耗问题加剧。

为此，本发明提供一种半导体结构形成方法，包括：在开口侧壁表面形成粘合层；形成覆盖所述栅极顶部表面的阻挡层，所述阻挡层材料的电阻率小于所述粘合层材料的电阻率；在所述阻挡层表面形成填充满所述开口的金属层。

形成覆盖所述栅极顶部表面的阻挡层，由于所述阻挡层材料的电阻率小于所述粘合层材料的电阻率，因而相较于形成覆盖栅极顶部表面的粘合层，所述阻挡层能够降低所述栅极顶部表面的接触电阻，有助于减少热损耗，改善半导体结构的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图4至图11为本发明一实施例提供的半导体结构形成过程的结构示意图。

参考图4，提供基底100，所述基底部分表面具有栅极200。

所述基底100的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述基底100还能够为绝缘体上的硅基底或者绝缘体上的锗基底。本实施例中，所述基底100为硅基底。

本实施例中，所述栅极200的材料为多晶硅。在其他实施例中，所述栅极的材料还可以为导电材料，例如为W、Cu、Al或Ag。

参考图5，在所述栅极200露出的所述基底100表面形成介质层300，所述介质层300覆盖所述栅极200侧壁，且所述介质层300顶部高于所述栅极200顶部。

本实施例中，所述介质层300覆盖所述栅极200侧壁及顶部。

所述介质层300的材料为氧化硅、硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼、碳氮化硼中的一种或多种。本实施例中，所述介质层300的材料为氧化硅。

参考图6，在所述介质层300内形成贯穿所述介质层300厚度的开口310，所述开口310位于所述栅极200部分顶部。

本实施例中，形成所述开口310前，还包括：在所述介质层300部分顶部形成覆盖层(图中未示出)。以所述覆盖层为掩膜刻蚀所述介质层300，形成所述开口310。

所述覆盖层的材料为氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。本实施例中，所述覆盖层的材料为氮化硅。

本实施例中，形成所述开口310后，保留所述覆盖层。在其他实施例中，形成所述开口后，还可以去除所述覆盖层。

本实施例中，所述开口310露出所述栅极200部分顶部表面。

所述开口310为后续形成填充满所述开口310的金属层提供空间位置。若所述开口310的宽度过小，则位于开口310内的所述金属层的宽度过小。所述金属层传输电荷的热损耗大小与开口310内的金属层的宽度有关，所述开口310内的金属层的宽度越小，所述金属层传输电荷的热损耗越大。因而若所述开口310内的金属层的宽度过小，则使得金属层传输电荷的热损耗过大。若所述开口310的宽度过大，导致所述栅极200两侧的所述介质层300的厚度过小，影响所述介质层300的绝缘性能。本实施例中，所述开口310的宽度为1um～1.2um。

参考图7及图8，在所述开口310(参考图6)侧壁表面形成粘合层410，所述粘合层410露出位于所述开口310(参考图6)底部的栅极200表面。

以下将结合附图对所述粘合层410的形成方法进行详细说明。

参考图7，在所述开口310(参考图6)底部和侧壁表面形成粘合膜400。

本实施例中，在所述介质层300顶部、所述开口310(参考图6)侧壁及底部形成粘合膜400。

本实施例中，所述粘合膜400的材料为氮化钛。所述粘合膜400材料的电阻率为6μΩ·m～20μΩ·m。

采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述粘合膜400。本实施例中，采用化学气相沉积工艺形成所述粘合膜400。

后续形成填充满所述开口310(参考图6)的金属层，若所述粘合膜400的厚度过大，导致所述金属层的宽度过小，使得所述金属层在平行于基底100平面上的截面面积过小。所述金属层材料的电阻与所述截面面积成反比，所述截面面积过小造成所述金属层材料的电阻过大，致使所述金属层传输电荷的热量损耗大。若所述粘合膜400的厚度过小，则导致后续形成的粘合层的厚度过小，影响所述粘合层对所述开口310(参考图6)侧壁与后续形成的阻挡层之间的粘附性的提升效果。本实施例中，所述粘合膜400的厚度为

参考图8，刻蚀去除位于所述开口310(参考图6)底部的粘合膜400(参考图5)，位于开口310侧壁表面的粘合膜400作为所述粘合层410。

本实施例中，去除位于所述介质层300顶部及所述开口310(参考图6)底部的粘合膜400(参考图5)，剩余所述粘合膜400(参考图5)作为粘合层410。

所述粘合层410的材料与所述粘合膜400(参考图5)的材料相同。本实施例中，所述粘合层410的材料为氮化钛。

所述粘合层410材料的电阻率与所述粘合膜400(参考图5)材料的电阻率相同。本实施例中，所述粘合层410材料的电阻率为6μΩ·m～20μΩ·m。

后续在所述开口310(参考图6)底部及所述粘合层410表面形成阻挡层，所述粘合层410能够提高所述阻挡层与所述开口310(参考图6)侧壁间的粘附性。

本实施例中，采用干法各向异性刻蚀工艺去除位于所述介质层300顶部及所述开口310(参考图6)底部的粘合膜400(参考图5)。所述干法各向异性刻蚀工艺的工艺参数包括：刻蚀气体包括Cl2及HBr，刻蚀气体流量为80sccm～100sccm，工艺温度为22℃～28℃，刻蚀腔室压强为60mTorr～70mTorr，刻蚀气体通入时间为100s～150s。

在其他实施例中，参考图9，所述粘合层410包括第一粘合层411及第二粘合层412，所述第一粘合层411覆盖所述开口310(参考图6)侧壁表面，所述第二粘合层412覆盖第一粘合层411侧壁表面，且所述第一粘合层411位于第二粘合层412与所述开口310(参考图6)侧壁之间。

其中，所述第一粘合层411的材料为钛，所述第二粘合层412的材料为氮化钛。

所述第一粘合层411位于所述开口310(参考图6)侧壁与所述第二粘合层412侧壁之间，有助于防止所述第一粘合层411的材料被氧化成为氧化钛，从而保证第一粘合层411对后续形成的阻挡层与所述开口310(参考图6)侧壁之间粘附性的提升效果。

所述第一粘合层411材料的电阻率为0.42μΩ·m，所述第二粘合层412材料的电阻率为6μΩ·m～20μΩ·m。

由于所述第一粘合层411材料的电阻率小于所述第二粘合层412材料的电阻率，因而所述第一粘合层411能够起到降低所述粘合层410材料电阻率的作用，进而可降低所述粘合层410的电阻，有利于减少电荷经所述粘合层410传输的热损耗。

若所述第一粘合层411的厚度过大，导致后续形成的填充满所述开口310(参考图6)的金属层的宽度过小，造成所述金属层传输电荷的热量损耗大；若所述第一粘合层411的厚度过小，则导致后续形成的阻挡层与所述开口310(参考图6)侧壁之间的粘附性差；因而所述第一粘合层411的厚度为

若所述第二粘合层412的厚度过大，使得后续形成的填充满所述开口310(参考图6)的金属层的宽度过小，相应的，所述金属层平行于基底100平面的截面面积过小，致使所述金属层的电阻过大，造成所述金属层传输电荷的热量损耗大；若所述第二粘合层412的厚度过小，影响粘合层410对后续形成的阻挡层与开口310(参考图6)侧壁之间的粘附性的提升效果；因而所述第二粘合层412的厚度为

参考图10，在所述开口310(参考图6)底部露出的所述栅极200顶部表面形成阻挡层500，所述阻挡层500材料的电阻率小于所述粘合层410材料的电阻率。

本实施例中，所述阻挡层500位于所述粘合层410露出的栅极200顶部表面，此外，所述阻挡层500还覆盖所述粘合层410表面以及所述介质层500顶部。在其他实施例中，所述阻挡层仅覆盖所述粘合层露出的栅极顶部表面。

本实施例中，所述阻挡层500的材料为氮化钨。

后续形成填充满所述开口310(参考图6)的金属层，所述阻挡层500能够阻挡所述金属层内的金属元素扩散进入所述栅极200，有利于提高所述栅极200的质量。

所述栅极200顶部表面为所述栅极200与所述阻挡层500的接触面，所述栅极200顶部表面的接触电阻大小与所述阻挡层500的电阻率大小有关。由于所述阻挡层500材料的电阻率小于所述粘合层410材料的电阻率，因此相较于形成覆盖栅极200顶部的粘合层，形成覆盖栅极200顶部的阻挡层500能够降低所述栅极200顶部平面的接触电阻，有助于减少栅极200顶部表面的热损耗，从而可改善半导体结构的性能。

若所述阻挡层500材料的电阻率过大，影响所述阻挡层500对栅极200顶部平面的接触电阻的降低效果，导致所述栅极200顶部平面的接触电阻大。本实施例中，所述阻挡层500材料的电阻率为3.5μΩ·m～4μΩ·m。

本实施例中，所述阻挡层500的厚度小于或等于所述粘合层410的厚度。

由于所述阻挡层500的厚度小于或等于所述粘合层410的厚度，且所述阻挡层500材料的电阻率小于所述粘合层410材料的电阻率，因此相较于形成覆盖所述栅极200顶部的粘合层，覆盖所述栅极200顶部的阻挡层500的电阻值小，有助于降低电荷经所述阻挡层500传输的热量损耗。

另外，当所述阻挡层500的厚度小于所述粘合层410的厚度时，能够增大后续形成的金属层的体积，使得所述金属层材料的填充量提高，有助于减小所述金属层的电阻。

所述阻挡层500的电阻值与所述阻挡层500的厚度成正比，若所述阻挡层500的厚度过大，则使得所述阻挡层500的电阻值过大，导致所述阻挡层500传输电荷的热量损耗大。若所述阻挡层500的厚度过小，所述阻挡层500对后续形成的金属层材料内的金属元素的阻挡作用弱，导致所述金属元素容易扩散进入所述栅极200，影响所述栅极的质量。本实施例中，所述阻挡层500的厚度为

本实施例中，采用脉冲成核化学气相沉积工艺形成所述阻挡层500。所述脉冲成核化学气相沉积工艺的工艺参数包括：工艺环境温度为300℃，工艺气体包括B2H6、NH3及WF6，其中，所述B2H6的气体流量为5sccm～15sccm，所述NH3的气体流量为10sccm～20sccm，所述WF6的气体流量为15sccm～25sccm。

在其他实施例中，采用物理气相沉积工艺形成所述阻挡层。所述物理气相沉积工艺的工艺方法包括：提供氮化钨靶材，采用氩离子轰击所述氮化钨靶材形成等离子态的氮离子及钨离子。

此外，在其他实施例中，还可以采用原子层沉积工艺形成所述阻挡层。

参考图11，在所述阻挡层500表面形成填充满所述开口310(参考图6)的金属层600。

本实施例中，所述金属层600的材料为W。在其他实施例中，所述金属层的材料还可以为Cu、Al或Ag。

由于所述金属层600底部与所述栅极200顶部之间具有所述阻挡层500，因而所述金属层600材料内的金属元素难以扩散进入所述栅极200。另外，由于所述阻挡层500材料的电阻率小于所述粘合层410材料的电阻率，因而相较于使所述粘合层410覆盖栅极200顶部，所述阻挡层500覆盖的所述栅极200顶部表面的接触电阻小，有利于减少电荷在金属层600底部与栅极200顶部间传输的热损耗。

综上，形成覆盖所述栅极200顶部表面的阻挡层500，所述阻挡层500材料的电阻率小于粘合层410材料的电阻率，所述栅极200顶部表面的接触电阻大小与所述阻挡层500材料的电阻率大小有关。由于所述阻挡层500材料的电阻率小于所述粘合层410材料的电阻率，因而相较于形成覆盖栅极200顶部的粘合层，所述阻挡层500能够降低所述栅极200顶部表面的接触电阻，有助于减少热损耗，改善半导体结构的性能。

在另一实施例中，还可以在形成所述栅极后，且在形成所述介质层前，形成所述阻挡层。图12至图14是本发明半导体结构形成方法另一实施例中各步骤对应的结构示意图。

参考图12，形成所述阻挡层510及栅极210的工艺方法包括：在所述基底110表面形成栅极膜(图中未示出)；在所述栅极膜顶部形成阻挡膜(图中未示出)；图形化所述栅极膜及阻挡膜，直至露出所述基底110表面，形成所述栅极210和所述阻挡层510。

此外，在形成所述阻挡膜后，且在图形化所述栅极膜及阻挡膜前，还包括：在所述阻挡膜部分顶部形成硬掩膜层720；以所述硬掩膜层720为掩膜，刻蚀所述栅极膜及阻挡膜，形成所述栅极210及所述阻挡层510。

其中，所述硬掩膜层720的材料为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅。

形成所述栅极210及阻挡层510后，保留所述硬掩膜层720，后续形成介质层，并刻蚀所述介质层以形成露出所述阻挡层510部分顶部的开口，所述硬掩膜层720能够起到保护所述阻挡层510其余部分顶部表面的作用。

参考图13，形成所述阻挡层510后，在所述栅极210露出的基底110表面形成介质层320，所述介质层320覆盖所述栅极210侧壁、所述阻挡层510侧壁、所述硬掩膜层720侧壁及顶部。

参考图14，在所述介质层320内形成所述开口330，所述开口330露出所述阻挡层510部分顶部。

形成所述开口330的工艺方法包括：刻蚀部分所述介质层320直至露出所述硬掩膜层720部分顶部；刻蚀露出的所述硬掩膜层720，直至露出所述阻挡层510部分顶部，形成所述开口330。

形成所述开口330后，在所述开口330侧壁表面形成粘合层(图中未示出)，所述粘合层材料的电阻率大于所述阻挡层510材料的电阻率。

形成所述粘合层的工艺方法包括：在所述开口330露出的阻挡层510顶部和开口330侧壁表面形成粘合膜(图中未示出)；刻蚀去除位于所述阻挡层510部分顶部的粘合膜，位于开口330侧壁表面的粘合膜作为所述粘合层。

形成所述粘合层后，在所述开口330露出的所述阻挡层510表面形成填充满所述开口330的金属层(图中未示出)；具体工艺步骤可参考前一实施例，不再赘述。

由于所述粘合层材料的电阻率大于所述阻挡层510材料的电阻率，因而相较于形成覆盖栅极210顶部的粘合层，所述阻挡层510能够降低所述栅极210顶部表面的接触电阻，有助于减少热损耗，改善半导体结构的性能。另外，所述阻挡层510仅覆盖所述栅极210部分顶部，能够增大形成的金属层的体积，有利于提高金属层材料的填充量，从而可减小所述金属层的电阻。

参照图11，本发明还提供一种采用上述形成方法获得的半导体结构，所述半导体结构包括：基底100，所述基底100部分表面具有栅极200，所述栅极200露出的所述基底100表面具有介质层300，所述介质层300覆盖所述栅极200侧壁及顶部，所述介质层300内具有贯穿所述介质层300厚度且露出所述栅极200部分顶部的开口；位于所述开口侧壁表面的粘合层410，所述粘合层410露出位于所述开口底部的栅极200表面；位于所述粘合层410露出的栅极200顶部表面的阻挡层500，所述阻挡层500材料的电阻率小于所述粘合层410材料的电阻率；位于所述阻挡层500表面且填充满所述开口的金属层600。

本实施例中，所述粘合层410的材料为氮化钛，所述粘合层410材料的电阻率为6μΩ·m～20μΩ·m，所述粘合层410的厚度为

在其他实施例中，所述粘合层包括第一粘合层(图中未示出)及第二粘合层(图中未示出)，所述第一粘合层覆盖所述开口侧壁表面，所述第二粘合层覆盖第一粘合层侧壁表面，且所述第一粘合层位于第二粘合层与所述开口侧壁之间。其中，所述第一粘合层的材料为钛，电阻率为0.42μΩ·m，厚度为所述第二粘合层的材料为氮化钛，电阻率为6μΩ·m～20μΩ·m，厚度为

本实施例中，所述阻挡层500覆盖所述栅极200部分顶部、所述介质层300顶部、所述粘合层410侧壁及顶部。在其他实施例中，所述阻挡层还可以仅覆盖所述栅极部分顶部。

本实施例中，所述阻挡层500的材料为氮化钨。所述阻挡层500材料的电阻率为3.5μΩ·m～4μΩ·m。

所述阻挡层500的厚度小于或等于所述粘合层410的厚度。本实施例中，所述阻挡层500的厚度为

使所述阻挡层500的厚度小于或等于所述粘合层410的厚度，一方面，有助于降低所述阻挡层500的电阻值，进而可降低电荷经所述阻挡层500传输的热量损耗；另一方面，所述阻挡层500的厚度小于所述粘合层410的厚度，有利于增大金属层600的体积，使得金属层600材料的填充量大，从而可减小所述金属层600的电阻。

所述栅极200顶部表面为所述栅极200与所述阻挡层500的接触面，所述栅极200顶部表面的接触电阻大小与所述阻挡层500的电阻率大小有关。使所述阻挡层500材料的电阻率小于所述粘合层410材料的电阻率，能够降低所述栅极200顶部平面的接触电阻，有助于减少栅极200顶部表面的热损耗，从而可改善半导体结构的性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。