本发明涉及一种半导体芯片级封装。具体而言，本发明涉及一种布置在载体上的这种半导体芯片级封装阵列。本发明还涉及一种形成阵列半导体芯片级封装的方法。
背景技术：
塑料封装被用于包封半导体裸片并保护裸片免受损坏。然而，这种经封装的半导体裸片存在限制，特别是在将封装安装在(例如)pcb上时存在空间限制的情况下。在常规的塑料封装中，环氧模塑化合物的厚度的量级为10μm至几百μm。因此，常规的塑料封装不适用于具有空间限制的应用。
半导体芯片级封装通常非常接近半导体裸片的尺寸，并且为在安装封装时存在空间限制的情况提供了解决方案，这是因为封装体积几乎等同于半导体裸片的体积。芯片级封装的已知定义是：封装的面积必须不大于形成封装的半导体裸片的面积的1.2倍，并且封装必须包含单个裸片并且能够直接表面安装在载体(例如，印刷电路板(pcb))上。
在切割半导体晶圆以形成单个半导体裸片之后，并且为了达到这些尺寸要求，半导体裸片的表面、特别是裸片的侧壁可能是未经保护的。其结果是，存在短路的风险，其可能对半导体裸片的触点(诸如焊盘)和半导体裸片本身的区域之间的器件性能和功能产生不利影响。例如，在将裸片安装在载体上的过程中，裸片的未经保护的表面可能与焊盘上的焊料发生电接触。这种不希望的电接触可能导致不希望的电流路径和/或泄漏电流，其可能会抑制器件性能，或者甚至使器件不能工作。
技术实现要素：
根据第一方面，提供了一种半导体裸片，该半导体裸片包括：与第二主表面相对的第一主表面；在第一主表面和第二主表面之间延伸的多个侧壁；布置在半导体裸片的第二主表面上的多个电触点；和布置在多个侧壁上和第一主表面上的无机绝缘材料。
任选地，绝缘材料可以是金属氧化物材料。绝缘材料可以包括铝氧化物，例如，al2o3。或者，绝缘材料可以包括al2o3层和tio2层。绝缘材料可以包括交替布置的al2o3层和tio2层。
任选地，可以将无机绝缘材料布置在第二主表面上，使得电触点没有绝缘材料。或者，第二主表面没有绝缘材料。
任选地，绝缘材料的厚度可以与半导体裸片的工作电压成比例。
任选地，可以通过原子层沉积或低温pecvd将绝缘材料形成为半导体裸片上的共形层。
根据第二方面，提供了根据第一方面的半导体芯片级封装阵列，其包括形成在载体上的多个芯片级封装，其中电触点与载体接触。
根据第三方面，提供了一种形成芯片级封装阵列的方法，所述方法包括：将半导体晶圆安装在载体上；分割半导体晶圆以形成多个半导体裸片，其中所述多个经分割的半导体裸片各自包括：与第二主表面相对的第一主表面；在第一主表面和第二主表面之间延伸的多个侧壁；布置在半导体裸片的第二主表面上的多个电触点；和布置在多个侧壁上和第一主表面上的无机绝缘材料。
任选地，绝缘材料可以是金属氧化物材料。绝缘材料可以包括铝氧化物，例如al2o3。或者，绝缘材料可以包括al2o3层和tio2层。绝缘材料可以包括交替布置的al2o3层和tio2层。
任选地，可以将无机绝缘材料布置在第二主表面上，使得电触点没有绝缘材料。或者，第二主表面没有绝缘材料。
任选地，绝缘材料的厚度可以与半导体裸片的工作电压成比例。
任选地，可以通过原子层沉积或低温pecvd将绝缘材料形成为半导体裸片上的共形层。
附图说明
下文仅参照附图通过举例的方式对本发明进行进一步描述，其中：
图1a示出了半导体晶圆；
图1b示出了分割成半导体裸片的半导体晶圆；
图2a示出了分割成半导体裸片的半导体晶圆的侧视图；
图2b示出了分割成具有沉积的绝缘材料的半导体裸片的半导体晶圆的侧视图；
图3示出了芯片级封装的侧视图；和
图4示出了安装在支撑件上的芯片级封装的侧视图。
具体实施方式
除非另有说明，否则附图中所示的元件可能不是按比例绘制的。
在附图和下面的描述中，相同的附图标记表示相同的特征。
图1a示出了在分割之前所制造的半导体晶圆100，并且图1b示出了在分割成单个半导体裸片102之后的半导体晶圆100。可以通过半导体芯片级封装领域的技术人员公知的任何适当的切割工艺(例如等离子体切割、激光切割、化学蚀刻或机械锯切)来分割半导体晶圆100。
可以将所制造的半导体晶圆100放置在载体104上。该载体104确保半导体裸片102的相对位置是固定的。虽然图1a和图1b示出了直线型半导体晶圆100、以及经分割的半导体裸片102的三乘三(3×3)阵列，但是本领域技术人员将会理解，其他几何形状(例如，直径为200mm或300mm的圆形晶圆)以及包含(例如)数以万计的半导体裸片102的阵列尺寸是可能的。各半导体裸片102可以包括有源侧106和无源侧108，该有源侧106包括器件的有源电功能，该无源侧108可以包含(例如)用于形成所制造的半导体晶圆100的衬底材料。可以在载体104之间的半导体裸片102的有源侧106上形成触点(图1a和1b中未示出)，例如焊盘。
在图2a的侧视图中示出了图1b的经分割的半导体裸片102。在有源侧106和切割箔(sawingfoil)104之间布置触点110，如焊盘，其位于半导体裸片102的有源侧106上。在这方面，认为半导体裸片102的有源侧106面朝下(即，朝向载体104)，并且认为半导体裸片102的无源侧面朝上。触点110可以是焊盘、柱、球栅阵列(bga)中的球或所形成的焊凸(solderbump)。可以通过任意适当的工艺(如电镀金属化工艺或溅射工艺)来形成触点。
载体104可以是任何适当的材料，以保持半导体裸片102的相对位置。例如，载体104可以是所谓的切割箔。在分割之后，可以任选地将半导体裸片102从载体104中移除并且转移到带上，以便随后使用贴片机在pcb上组装。
分割后，或者任选地如上所述，将半导体裸片102转移到卷轴，同时仍将半导体裸片102布置在载体104上，或者任选地在将半导体裸片102转移到带之后，可以使用电绝缘材料202覆盖半导体裸片102(如图2b所示)。载体或带可以是任何合适的聚合物膜。
可以通过沉积工艺来施加绝缘材料202。沉积工艺可以是原子层沉积(ald)工艺，例如低温(小于100℃)ald。可以选择沉积工艺，使得沉积期间的温度不超过载体或带的最高温度额定值。某些紫外线载体的最高温度额定值可以为100℃，而诸如kapton(tm)型载体之类的聚酰亚胺带的最高温度额定值可以为300℃。
当暴露于高温时，载体、特别是聚合物载体(或带)可能会变形或甚至熔化。载体或带的任何变形都可能导致半导体裸片102的相对位置的不可预知的变化。这在贴片工艺期间可能对将半导体裸片102放置到pcb上的准确性产生不利影响，而在贴片工艺期间精确放置是必需的。在这种情况下，低温被定义为载体材料的工作温度内的温度。因此，低温ald可以确保载体104(或带)能够承受沉积工艺并且不会降解或变形。其结果是，在半导体裸片102仍位于载体104(或带)上并进行分割之后，可以在半导体裸片102上形成绝缘材料，使得不需要重新排布半导体裸片的相对位置。
作为上述聚合物载体的替代物，载体可以是刚性载体，例如半导体衬底或玻璃材料。在这种情况下，可以通过环氧树脂胶将半导体裸片102与载体粘合。同样，聚合型载体环氧型胶在加热时可能会降解或变形。因此，使用低温ald可以确保该胶能够承受沉积工艺并且不会降解或变形。在仍然通过胶将经分割的半导体裸片102固定到载体上之后，可以在半导体裸片102上形成绝缘材料，使得不需要重新排布半导体裸片的相对位置。
可以使用低温等离子体增强化学气相沉积(pecvd)作为ald的替代方法。
如上所述，可以将半导体裸片102放置在载体104上，使得在半导体裸片102的有源面106上形成的触点110与载体104接触。这使得通过触点的高度将半导体裸片102升高至载体104的上方，使得半导体裸片102的有源侧106中不具有触点的部分被暴露出来。另外，半导体裸片102的无源侧和侧壁也将暴露。换句话说，安装在载体104上的半导体裸片102的上述布置使得触点110与载体104直接接触，并且因此保护触点110免于沉积绝缘材料。实际上，载体上的触点110的布置用作掩模，以防止绝缘材料的沉积，从而使得触点将没有绝缘材料。也就是说，触点110与载体104连接的地方没有绝缘材料。
因此，当将半导体裸片从载体104移除时，触点110与载体104接触的部分将没有绝缘材料202，即没有被绝缘材料202覆盖。由此，这种布置允许利用触点110将半导体裸片安装到(例如)pcb上，而不需要除去触点上的绝缘材料这种更昂贵且耗时的处理步骤。此外，因为绝缘材料没有沉积在触点上，所以可以选择绝缘材料的厚度和组成以满足电隔离的要求(如下所述)，以及满足(例如)气密性、扩散抑制、机械保护和表面调节中的一种或多种，而不妨碍将器件焊接到(例如)pcb的能力。
此外，如图2b所示，绝缘材料202也将沉积在载体104上。然而，在随后移除半导体裸片之后，在贴片工艺期间，可以丢弃或适当地回收其上沉积有绝缘材料202的载体104。
通常，在安装后，在(例如)pcb上通过回流工艺进行所完成的绝缘封装的焊接，并且通常可以在大约260℃的温度下进行大约30秒的时间。含有al2o3和/或tio2(或其他金属氧化物)的绝缘材料能够抵抗焊接期间所达到的温度。
或者，在使用胶来将裸片固定至载体的情况下，可以将触点110嵌入到载体104上的胶层中，使得半导体裸片102的有源侧和触点110不被暴露。因此，当从载体104上移除半导体裸片时，包括触点110的有源侧106将没有绝缘材料202，即没有被绝缘材料202覆盖。
上述布置使得器件易于安装在pcb上，因为在触点上没有绝缘材料，即，触点可能没有绝缘材料。此外，如上所述，在焊接过程中保护半导体裸片以免受焊料的影响，并且也可以保护裸片免受不希望的电流路径的影响。
与前面的讨论一致，图3示出了所完成的芯片级封装300，其包含沉积在各侧壁302(本实例中的四个侧壁)上的绝缘材料202。另外，也可以将绝缘材料202沉积在半导体裸片102的无源侧。本领域技术人员将会理解，可以通过掩模来控制绝缘材料202的沉积位置，使得侧壁和/或无源侧的部分或全部可以被绝缘材料202覆盖。
芯片级封装300的有源侧包括布置在其上的一个或多个触点110，以实现对芯片级封装300的有源侧106的电连接。还将绝缘材料布置在触点110以外的芯片级封装300的有源侧上。换言之，与上述工艺一致，绝缘材料没有沉积在触点上。可以将有源侧和无源侧布置为相对的主表面，并且可以将侧壁布置为相对的次表面。
在使用等离子切割工艺的情况下，侧壁的布置可能不是直线的或对称的。事实上，采用这种工艺，圆形器件(从顶部看时)也是可能的。
在本公开的上下文中，使用术语“有源侧”来指芯片级封装的形成触点的区域，而使用“无源侧”来指器件上不具有触点的区域。然而，本领域技术人员将理解，无源侧可以包括器件的有源区域，也就是说，单独的区域或与器件的另一区域组合的区域有助于器件功能。
为了便于说明，图3中未示出载体104，并且本领域技术人员将会理解，所完成的芯片级封装300可以被布置为在这样的载体上的类似芯片级封装阵列。此外，作为额外的处理步骤，可以移除载体。
上述工艺和布置适用于芯片级封装，例如用于晶体管、多通道器件或集成电路的表面安装器件。举例来说，只有一个应用可以是瞬态电压抑制(tvs)器件，其提供对电过应力或静电放电的保护，并且通常用于便携式/消费电子器件，例如个人计算机、音频和视频设备或移动电话。
如图4所示，可以将如上所述的芯片级封装300安装在诸如pcb之类的支撑件400上。pcb400可以包括用于与芯片级封装300的触点110电连接的电触点410。包括触点110和绝缘材料202的芯片级封装300的有源侧106直接面向pcb400。在这种布置中，芯片的侧壁302和有源侧106上的绝缘材料202防止在芯片级封装的侧壁和/或有源侧之间可能发生的任何不希望的电流路径或电流泄漏。在图4中，区域402示出了pcb电触点410与芯片级封装300的有源侧106和侧壁302之间的不希望的电流路径的实例，这可能是由于芯片级封装300在pcb电触点410上未对准或者由于焊料接触裸片的侧壁导致的。本领域技术人员将理解，上述布置将防止出现任何不希望的电流路径或泄漏电流，使得芯片级封装300可以正确地运行。
可以通过低温ald将绝缘材料沉积到一定的厚度，其厚度取决于器件的最大工作电压。换句话说，与最大工作电压较高的器件相比时，最大工作电压较低的器件可以具有更薄的绝缘材料层。因此，本领域技术人员将会看到，绝缘材料的厚度直接与最大工作电压成正比。
举例来说，al2o3绝缘材料的典型击穿电压大于6mv/cm(或0.6v/nm)。因此，厚度为20nm的al2o3绝缘材料可以具有大约12v的击穿电压。
绝缘材料层厚度的典型范围将在1nm至100nm的范围内，使得总封装体积保持为与裸片的体积几乎相同。优选地，绝缘材料的厚度为几十纳米。
例如，在典型的0402(或01005)器件封装中，将体积限定为200μm×400μm×100μm。例如，如果所沉积的绝缘材料层的厚度为0.1μm，则为了保持0402封装的器件体积，裸片体积因此必须减小约0.25％。另一方面，如果使用已知的20μm环氧树脂层，则为了保持0402的体积，裸片体积必须减少超过40％。其结果是，本布置允许在限定的封装体积中增加裸片尺寸，这可能使得对于特定封装标准(例如0402)的电流承载能力增加。
绝缘材料可以是无机绝缘材料。绝缘材料可以(例如)是诸如al2o3之类的金属氧化物，并且如上所述，可以通过ald而沉积到半导体裸片上。具体的ald工艺的讨论并不在本公开的范围内，因为本领域技术人员将意识到，ald工艺可以允许通过顺序的自限制性表面反应而沉积近乎完美的层。
绝缘材料可以(例如)是由ald沉积的al2o3层，随后是同样由ald沉积的tio2层。或者，绝缘材料可以是al2o3和tio2的多个交替层，其中以al2o3层开始并以tio2层顶层结束。单独的al2o3可能被水分腐蚀，因此包含tio2层改善了耐腐蚀性，因为tio2在化学上比al2o3更稳定。
另外，对于如上所述的绝缘材料al2o3或al2o3和tio2，可以沉积附加层作为最终层。例如，可以根据芯片级封装的应用来选择附加层，并且该层可以提供附加的表面性质，例如疏水性表面，其可以有利于防止水分进入半导体裸片。另外，附加层可以提供增强的光学性质，这可以在用于表面安装贴片工艺中的光学识别的机器视觉系统中提高芯片级封装的光学识别。附加层也可以提供抵抗焊料回流剂或其他化学剂的保护。
举例来说，附加层可以是无机介电层，如si3n4。可以通过除ald以外的工艺(例如，等离子体增强沉积或等离子体化学气相沉积(pcvd))将附加层沉积到约1μm的厚度，条件是在不高于载体的最高温度额定值的温度下沉积该附加层。
除了上述附加层之外，可以沉积al2o3或者al2o3和tio2的附加绝缘材料作为最终层。通常，ald的沉积速率低于等离子体cvd的沉积速率，因此使用cvd来生产绝缘层的一部分可能是更具成本效益的。
在所附的独立权利要求中阐述了本发明的特定和优选方面。可以适当地对从属权利要求和/或独立权利要求的特征的组合进行组合，而不仅仅如权利要求中所阐述的那样。
本公开的范围包括其中明确或隐含地公开的任何新颖性特征或特征组合，或其任何概括，而无论其是否涉及要求保护的发明或减轻本发明所解决的任何或全部问题。申请人特此通知，在本申请或由此衍生的任何此类进一步申请的审查过程中，可以对这些特征制定新的权利要求。特别地，参考所附权利要求书，来自从属权利要求的特征可以与独立权利要求的特征组合，并且来自各个独立权利要求的特征可以以任何适当的方式组合，而不仅仅以权利要求中列举的特定组合。
也可以在单个实施方案中组合提供在单独实施方案的上下文中描述的特征。相反地，为了简洁起见而在单个实施方案的上下文中描述的各种特征也可以单独地或以任何合适的子组合来提供。术语“包括”不排除其他元件或步骤，术语“一”或“一个”不排除多个。权利要求中的附图标记不应被解释为限制权利要求的范围。