半导体结构及其形成方法与流程

本发明实施例涉及半导体领域，尤其涉及一种半导体结构及其形成方法。

背景技术：

随着半导体工艺技术的不断发展，例如高k栅介质层的引入、应力工程技术、口袋离子注入以及材料和器件结构的不断优化，半导体器件的尺寸不断缩小。但是当器件的特征尺寸进一步下降时，由于短沟道效应越发显著、制程变异、可靠性下降导致平面晶体管面临巨大的挑战。与平面晶体管相比，鳍式场效应晶体管具有全耗尽的鳍部、更低的掺杂离子浓度波动、更高的载流子迁移率提高、更低的寄生结电容以及更高的面积使用效率，从而受到广泛的关注。

在集成电路制造过程中，如在衬底上形成半导体器件结构后，需要使用多个金属化层将各半导体器件连接在一起形成电路，金属化层包括互连线和形成在接触孔内的接触孔插塞，接触孔内的接触孔插塞连接半导体器件，互连线将不同半导体器件上的接触孔插塞连接起来形成电路。晶体管上形成的接触孔插塞包括栅极表面的接触孔，以及连接源漏极的接触孔。随着集成电路工艺节点不断缩小，相邻栅极之间的间距逐渐减小，无法通过直接光刻和刻蚀形成位于相邻栅极之间的源漏极表面的接触孔，此时，通常采用自对准工艺形成所述连接源漏极的接触孔。

但是，现有技术采用自对准工艺形成接触孔，容易导致半导体器件的电学性能下降。

技术实现要素：

本发明实施例解决的技术问题是提供一种半导体结构的形成方法，优化半导体器件的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：形成基底，所述基底包括衬底，以及位于所述衬底上的介质层，所述介质层中形成有开口，所述开口侧壁上形成有侧墙；去除部分侧墙，使剩余侧墙的顶部低于所述开口的顶部，形成停止层；在所述开口中形成覆盖所述停止层的栅极材料层；去除位于所述停止层上方的栅极材料层，形成栅极结构，所述栅极结构与所述停止层和介质层围成凹槽；在所述凹槽中形成保护层。

相应的，本发明实施例还提供一种半导体结构，包括衬底；栅极结构，位于所述衬底上；侧墙，位于所述栅极结构的侧壁上；保护层，位于所述栅极结构和所述侧墙上；介质层，位于所述侧墙和栅极结构露出的衬底上，所述介质层的顶部与所述保护层的顶部齐平。

与现有技术相比，本发明的技术方案具有以下优点：

本发明在开口侧壁上形成侧墙后，去除部分侧墙，形成停止层；在开口中形成栅极材料层后，去除位于停止层上方的栅极材料层形成栅极结构；侧墙所形成的停止层保证了将其上方的栅极材料层去除的更加彻底，不会遗留栅极材料层触角，解决了接触孔插塞可能与遗留的栅极材料层触角过近或相接触的问题，并且在由栅极结构、停止层和介质层围城的凹槽中形成保护层，从而在后续采用自对准工艺形成接触孔时，尽管栅极结构和侧墙被暴露在形成接触孔的刻蚀环境中，位于其顶部的保护层可以对其起到保护作用，即使在刻蚀工艺对保护层的刻蚀速率较大，形成呈现上大下小的形状的接触孔的情况下，保护层仍然可以实现接触孔插塞与栅极结构的隔离，避免接触孔插塞与栅极结构距离过近，或者与栅极结构相接触的问题，进而可以避免接触孔插塞与栅极结构发生短路，使半导体器件的电学性能得到提高。

可选方案中，在去除部分侧墙形成停止层之前，在侧墙之间形成伪栅极，去除部分伪栅极形成侧墙停止层。由于在去除部分侧墙形成停止层时，需要对去除的高度进行准确的确定，因此通过形成伪栅极，并去除部分伪栅极的方式，首先确定侧墙停止层，然后利用侧墙停止层确定侧墙的去除高度，保证侧墙的去除量更加准确。

可选方案中，去除位于停止层上方的栅极材料层，形成栅极结构时，首先去除停止层上方的栅极材料层，暴露出停止层，由于栅极材料层与侧墙的材料不同，从而可以提高彻底地去除侧墙上方的栅极材料层的可能性，并暴露出停止层，从而在进行位于侧墙之间、停止层上方的栅极材料层的去除时，也比较容易控制去除的厚度，同时，还可以保证去除的更为彻底，防止残留的存在，避免了其对半导体器件的电学性能的影响。

本发明提供一种半导体结构，所述半导体结构包括：保护层，位于所述栅极结构和所述侧墙上；介质层，位于所述侧墙和栅极结构露出的衬底上，所述介质层的顶部与所述保护层的顶部齐平。在形成接触孔插塞时，位于栅极结构和侧墙顶部的保护层可以对其起到保护作用，即使在刻蚀工艺对保护层的刻蚀速率较大，形成呈现上大下小的形状的接触孔的情况下，保护层仍然可以实现接触孔插塞与栅极结构的隔离，避免接触孔插塞与栅极结构距离过近，或者与栅极结构相接触的问题，进而可以避免接触孔插塞与栅极结构发生短路，使半导体器件的电学性能得到提高。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1至图5是一种半导体结构的形成方法中各步骤对应结构示意图；

图6至图16是本发明半导体结构的形成方法一实施例中各步骤对应结构示意图。

具体实施方式

由背景技术可知，现有技术采用自对准工艺形成接触孔，容易导致半导体器件的电学性能下降。图1至图5是一种半导体结构的形成方法中各步骤对应结构示意图，所述半导体结构的形成方法包括以下步骤：

参考图1，提供基底，所述基底包括衬底100以及位于所述衬底100上的介质层110，所述介质层110中形成有开口，所述开口的侧壁上形成有侧墙130；所述侧墙130之间形成有栅极结构120。

参考图2，去除部分厚度的所述栅极结构120，在所述侧墙130之间形成凹槽111。

参考图3，形成填充满所述凹槽111(如图2所示)的保护层112，所述保护层112顶部与所述介质层110顶部齐平。所述保护层112用于在后续形成接触孔的过程中保护所述栅极结构120的顶部。

请结合参考图2和图4，然而在刻蚀部分厚度的所述栅极结构120，形成所述凹槽111的过程中，一方面，由于所述栅极结构120靠近所述侧墙130处的材料一般为高k栅介质材料，与所述栅极结构120中间部位的材料相比，刻蚀难度较大；另一方面，其所处的位置靠近侧墙，刻蚀速率会受到较大的影响；再者，为控制所述凹槽111的深度，不能利用过刻蚀工艺对所述栅极结构120进行刻蚀。因此，刻蚀后很容易造成所述栅极结构120靠近所述侧墙130处的材料刻蚀不完全的情况发生，即遗留下触角a。

参考图5，在后续形成接触孔插塞时，形成覆盖所述介质层110、侧墙130和保护层112顶部的图形介质层140；在部分所述图形介质层140上形成图形层(图未示)，所述图形层内具有露出部分所述图形介质层140的开口(图未示)，所述开口位于相邻两个栅极结构120的相邻所述侧墙130之间的图形介质层140上方，且沿垂直于栅极结构120侧壁的方向，所述开口宽度大于相邻所述侧墙130之间的介质层110的宽度；以所述图形层为掩膜，采用自对准刻蚀工艺，刻蚀所述介质层110和图形介质层140，形成接触孔150，然后形成填充满所述接触孔150的接触孔插塞，实现源漏极(图中未示出)与接触孔插塞的连接。

但是，结合参考图4和图5，在刻蚀所述介质层110和图形介质层140的过程中，所述图形层的开口(图未示)暴露出所述侧墙130和保护层112，即所述侧墙130和保护层112暴露在刻蚀环境中；所述刻蚀工艺对侧墙130的顶部和保护层112的刻蚀速率较大，容易造成二者均会被刻蚀的问题；在此种的情况下，形成的接触孔150(如图5所示)呈现上大下小的情况，由于触角a的存在，从而导致所述接触孔150暴露出所述栅极结构120的触角a，进而导致在所述接触孔150中所填充的接触孔插塞(图中未示出)与所述栅极结构120发生短路。因此，形成的半导体器件的电学性能和良率均将下降。

为了解决所述问题，本发明实施例去除部分侧墙，形成停止层；在开口中形成覆盖停止层的栅极材料层后，去除位于停止层上方的栅极材料层形成栅极结构；侧墙所形成的停止层消除了侧墙的存在对靠近侧墙的栅极材料层的刻蚀速率的影响，保证了将其上方的栅极材料层去除的更加彻底，减小栅极材料层触角的遗留，解决了接触孔插塞可能与遗留的栅极材料层触角过近或相接触的问题，并且在由栅极结构、停止层和介质层围城的凹槽中形成保护层，从而在后续采用自对准工艺形成接触孔时，尽管栅极结构和侧墙被暴露在形成接触孔的刻蚀环境中，位于其顶部的保护层可以对其起到保护作用，即使在刻蚀工艺对保护层的刻蚀速率较大，形成呈现上大下小的形状的接触孔的情况下，由于栅极材料层触角的消失，保护层仍然可以实现接触孔插塞与栅极结构的隔离，避免接触孔插塞与栅极结构距离过近，或者与栅极结构相接触的问题，进而可以避免接触孔插塞与栅极结构发生短路，使半导体器件的电学性能得到提高。

为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图6至图16是本发明半导体结构的形成方法一实施例中各步骤对应结构示意图。

结合参考图6至图9，形成基底，所述基底包括衬底200(如图6所示)，位于所述衬底200上的介质层210，且所述介质层210中形成有开口211(如图9所示)，所述开口211的侧壁上形成有侧墙230(如图6所示)，然后去除部分所述侧墙230，使剩余侧墙230的顶部低于所述开口211的顶部，形成停止层。

在一种实施例中，所述衬底200为硅衬底。在其他实施例中，所述衬底200的材料还可以为锗、锗化硅、碳化硅、砷化硅、砷化镓或钾化铟，所述衬底200还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。

在另一实施例中，所述基底包括衬底200、位于所述衬底200上的鳍部(图中未示出)，介质层210覆盖于衬底200和鳍部上，且开口211开设于介质层210中，且横跨所述鳍部，侧墙230形成于开口211的侧壁上，横跨所述鳍部，且覆盖鳍部的顶部表面和侧壁表面。

具体地，鳍部的材料与所述衬底的材料相同，在本实施例中，鳍部的材料为硅。在其他实施例中，鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓、钾化铟。

形成鳍部的具体步骤可以为：提供初始衬底，在所述初始衬底的表面形成图形化的鳍部硬掩膜层，以所述鳍部硬掩膜层为刻蚀掩膜刻蚀所述初始衬底，刻蚀后的初始衬底作为衬底200，位于衬底200表面上的凸起作为鳍部；去除所述鳍部硬掩膜层。

所述侧墙230与介质层210的材料不同，所述侧墙230既能够起到保护栅极结构的作用，还能够作为后续采用自对准刻蚀工艺形成接触孔的刻蚀掩膜。

所述介质层210的材料为绝缘材料。本实施例中，所述介质层210的材料为氧化硅。在其他实施例中，所述介质层210的材料还可以为氮化硅或氮氧化硅。

本实施例中，所述侧墙230的材料为氮化硅。在其他实施例中，所述侧墙230的材料还可以为氧化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅。

以下将结合附图，对形成所述停止层的步骤做详细说明。

请参考图6，在侧墙230之间形成有伪栅极220。所述伪栅极220可以为后续形成栅极结构占据空间位置。

具体地，形成所述伪栅极220的步骤包括：在侧墙230之间、侧墙230上方以及介质层210上方形成伪栅材料层，对伪栅材料层进行平坦化工艺，形成伪栅极220，使伪栅极220表面平坦，且顶部与所述侧墙230齐平。本实施例中，所述伪栅极220的材料可以为多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳，形成伪栅材料层的工艺可以为化学气相沉积工艺，例如：等离子体增强化学气相沉积工艺或者低压化学气相沉积工艺等，平坦化工艺具体可以采用化学机械研磨工艺，在其他实施例中，也可采用其他材料或者工艺形成所述伪栅极220。。

请参考图7，去除部分伪栅极220，使剩余伪栅极220的顶部低于所述侧墙230的顶部，形成侧墙停止层。

具体地，去除部分伪栅极220的工艺可以为刻蚀工艺，例如：干法刻蚀工艺、湿法刻蚀或干法刻蚀和湿法刻蚀相结合的工艺，但干法刻蚀工艺对刻蚀深度的控制更为准确。

然后，去除位于所述侧墙停止层(即剩余伪栅极220)上方的侧墙230，使剩余侧墙230的顶部低于所述开口211(如图9所示)的顶部，形成停止层，具体请参考图8。

以侧墙停止层作为对侧墙230进行处理的停止层，用于定义去除部分侧墙的刻蚀停止位置，避免对所述侧墙230刻蚀控制不准确。当然，具体刻蚀工艺也可以是干法刻蚀工艺、湿法刻蚀或干法刻蚀和湿法刻蚀相结合的工艺。

最后，去除所述侧墙停止层(即剩余伪栅极220)，形成如图9所示的结构，具体可以通过刻蚀工艺实现对侧墙停止层的去除。

通过上述步骤去除部分侧墙230，形成停止层时，通过形成伪栅极220，并去除部分伪栅极220的方式，得到侧墙停止层，然后利用侧墙停止层确定侧墙230的去除高度，保证了侧墙230的去除高度更加准确，也使得后续栅极结构的形成更准确。

当然，停止层也可以通过直接去除侧墙230的方式获得，或者其他方式获得。

去除部分侧墙230，形成停止层后，再在开口211(如图9所示)中形成栅极材料层，请结合参考图10-图12，具体说明在所述开口211(如图9所示)中形成栅极材料层的一种具体实施例的详细步骤。

具体地，形成栅极材料层的步骤包括：形成保形覆盖所述开口211底部、所述停止层(即剩余侧墙230)和所述介质层210的栅介质膜240(如图10所示)；形成填充满所述开口211(如图9所示)的栅电极膜250(如图11所示)，所述栅电极膜250覆盖所述栅介质膜240顶部；去除高于所述介质层210的栅介质膜240和栅电极膜250，形成位于所述开口211底部和所述停止层的栅介质层241(如图12所示)，以及覆盖所述栅介质层241并填充满所述开口211的栅电极层251(如图12所示)。

本实施例中，栅介质层241的材料为氧化硅或高k栅介质材料，所述高k栅介质材料包括氧化铪、氧化锆、氧化铝或硅氧化铪等；所述栅电极层251可以包括功函数材料层和位于所述功函数材料层上的栅极金属材料层，栅极金属材料层的材料为al、cu、w、ti、ta、co、ag和au的至少一种。

请结合参考图13、图14和图16，形成栅极材料层后，去除位于所述停止层上方的栅极材料层，形成栅极结构，具体可以包括：去除位于所述侧墙230顶部的栅极材料层；去除位于所述停止层之间且位于所述停止层上方的栅极材料层，形成所述栅极结构。

得到栅极结构后，所述栅极结构与所述停止层和介质层210围成凹槽252(如图14所示)，所述凹槽252为后续形成保护层提供空间位置。

需要说明的是，所述凹槽252的深度不宜过小，也不宜过大。如果所述凹槽252的深度过小，后续在所述凹槽中252中形成的保护层260的厚度也较小，所述保护层260在后续形成接触孔的刻蚀工艺中，难以起到减小侧墙230损耗的作用；如果所述凹槽252的深度过大，容易导致所述凹槽252的深宽比过大，从而容易导致后续在所述凹槽252内形成保护层260(如图16所示)时，所述保护层材料的填孔(gap-filling)能力较差。为此，本实施例中，所述凹槽252的深度为至

通过刻蚀工艺去除位于所述停止层顶部的栅极材料层，具体可以为：干法刻蚀工艺、湿法刻蚀工艺或者干法刻蚀工艺和湿法刻蚀工艺相结合的工艺，并在刻蚀过程中利用停止层，首先去除停止层上方的栅极材料层，由于栅极材料层与侧墙的材料不同，从而可以提高彻底地去除侧墙上方的栅极材料层的可能性，并暴露出停止层，保证对于栅极材料层的刻蚀程度，具体可以采用过刻蚀工艺，保证对栅极材料层的刻蚀彻底性，防止遗留下触角等问题。

当然，为保证在使用过刻蚀工艺对栅极材料层进行刻蚀时不会对侧墙230造成损伤，所述栅极材料层与所述侧墙230的刻蚀选择比可以为：100：1-1000：1。

对停止层(剩余侧墙230)顶部的栅极材料层刻蚀完成后，再对位于所述停止层之间且位于所述停止层上方的栅极材料层进行刻蚀，从而在进行位于侧墙之间、停止层上方的栅极材料层的去除时，比较容易控制去除的厚度，还可以保证去除的更为彻底，防止残留的存在，避免了其对半导体器件的电学性能的影响，具体刻蚀工艺可以为：干法刻蚀工艺、湿法刻蚀工艺或者干法刻蚀工艺和湿法刻蚀工艺相结合的工艺，当然为保证刻蚀过程中的深度可控性，可以选择离子体干法刻蚀工艺。所述等离子体干法刻蚀工艺所采用的刻蚀气体为氟基气体，具体可以为chf3、c2f6、cf4等之中的一种或多种。

请结合参考图15和图16，在所述凹槽252(如图14所示)中形成保护层260。

具体地，在所述凹槽252中形成保护层260的步骤包括：形成填充满所述凹槽252的保护膜261，去除高于所述介质层210的保护膜，形成位于所述凹槽252中的保护层260。

本实施例中，所述保护层260的材料与所述侧墙230的材料相同，从而使得完成凹槽252的填充后，位于停止层上方的保护层260和停止层(剩余侧墙230)构成整体，形成对于栅极结构的保护。

本实施例中，保护层260和侧墙230的材料为氮化硅。在其他实施例中，可以为氧化硅、氮氧化硅、碳化硅或碳氧化硅等。

需要说明的是，本实施例中采用化学机械研磨工艺去除高于所述介质层210的保护膜261。在其他实施例中，还可以采用湿法刻蚀工艺或干法刻蚀工艺。

继续参考图16，示出了本发明半导体结构一实施例的结构示意图。相应的，本发明实施例还提供一种半导体结构，包括：

衬底200；栅极结构，位于所述衬底200上；侧墙230，位于所述栅极结构的侧壁上；保护层260，位于所述栅极结构和所述侧墙230上；和介质层210，位于所述侧墙230和栅极结构露出的衬底200上，所述介质层210的顶部与所述保护层260的顶部齐平。

本实施例中，所述衬底200为硅衬底。在其他实施例中，所述衬底200的材料还可以为锗、锗化硅、碳化硅、砷化硅、砷化镓或钾化铟，所述衬底200还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。

在另一实施例中，所述基底包括衬底200、位于所述衬底200上的鳍部(图中未示出)，横跨所述鳍部，且覆盖鳍部的顶部表面和侧壁表面的栅极结构和侧墙，位于栅极结构和侧墙230上的保护层260，覆盖于栅极结构和侧墙露出的衬底200和鳍部上的介质层210，介质层210的顶部和保护层260大的顶部齐平。

具体地，鳍部的材料与所述衬底的材料相同，在本实施例中，鳍部的材料为硅。在其他实施例中，鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓、钾化铟。

所述侧墙230与介质层210的材料不同，所述侧墙230既能够起到保护所述栅极结构的作用，还能够作为后续采用自对准刻蚀工艺形成接触孔的刻蚀掩膜。

所述介质层210的材料为绝缘材料。本实施例中，所述介质层210的材料为氧化硅。在其他实施例中，所述介质层210的材料还可以为氮化硅或氮氧化硅。

本实施例中，所述侧墙230的材料为氮化硅。在其他实施例中所述侧墙230的材料还可以为氧化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅。

本实施例中，所述保护层260的材料与所述侧墙230的材料相同，从而使位于侧墙230上方的保护层260和侧墙230构成整体，形成对于栅极结构的保护。

本实施例中，保护层260和侧墙230的材料为氮化硅。在其他实施例中，可以为氧化硅、氮氧化硅、碳化硅或碳氧化硅等。

本实施例中，栅极结构包括栅介质层241和栅电极层251，栅介质层241的材料为氧化硅或高k栅介质材料，所述高k栅介质材料包括氧化铪、氧化锆、氧化铝或硅氧化铪等；所述栅电极层251可以包括功函数材料层和位于所述功函数材料层上的栅极金属材料层，栅极金属材料层的材料为al、cu、w、ti、ta、co、ag和au中的至少一种。

需要说明的是，所述保护层260的厚度不宜过小，也不宜过大。如果所述保护层260的厚度过小，所述保护层260在后续形成接触孔的刻蚀工艺中，难以起到减小侧墙230损耗的作用；如果所述保护层260的厚度过大，形成所述保护层260时的填孔(gap-filling)能力较差。为此，本实施例中，所述保护层260的厚度为至

本发明实施例所提供的半导体结构，由于在侧墙230和栅极结构的顶部设置了保护层，在形成接触孔插塞时，位于栅极结构和侧墙230顶部的保护层260可以对其起到保护作用，即使在刻蚀工艺对保护层260的刻蚀速率较大，形成呈现上大下小的形状的接触孔的情况下，保护层260仍然可以实现接触孔插塞与栅极结构的隔离，避免接触孔插塞与栅极结构距离过近，或者与栅极结构相接触的问题，进而可以避免接触孔插塞与栅极结构发生短路，使半导体器件的电学性能得到提高。

虽然本发明实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。