本发明涉及发光二极管技术领域，尤其涉及一种正装led芯片及其制作方法。
背景技术
led(lightemittingdiode，发光二极管)是一种利用载流子复合时释放能量形成发光的半导体器件，正装led芯片具有耗电低、色度纯、寿命长、体积小、响应时间快、节能环保等诸多优势。
现有正装led芯片的量子阱在生长过程中有10-12层，而每一层量子阱会存在差异，使得量子阱的有效带隙宽度减小，使激发峰值偏移，半波宽变宽，导致荧光粉的效能不能得到很好的激发，影响正装led芯片的发光效率。
正装led芯片在封装时，一般将正装led芯片固定在支架上，然后进行打线，打线后灌入荧光粉和胶水，再经过170度烘烤，最终制成led灯珠。其中，荧光粉与正装led芯片的配比会影响到封装后正装led芯片的亮度与色温，颜色越暖对于正装led芯片波长的集中度越高。荧光粉的半波宽对于正装led芯片的显色性ra、颜色饱和度、色纯度影响也很大。一般来说，荧光粉的半波宽越宽，其覆盖的颜色范围越宽，正装led芯片的显色性ra、颜色饱和度会越高，但是，色纯度会越低。
现有的量子阱在形成过程中，由于腔体环境温度气流等因素的影响，量子阱成长不均匀，导致正装led芯片的波长呈离散型以及半波宽过大，从而在封装时造成荧光粉发光激光效能下降，降低光效。此外，正装led芯片的反射率越大，增加了芯片的能量损失，不利于芯片内的光线出射，而且还转换出来了更多的可见光，这部分可见光会被荧光粉散射或反射，使荧光粉的陷光作用占主导，芯片发射出来的光杯反射损耗的作用大于吸引转换的作用，从而导致光效下降。
技术实现要素：
本发明所要解决的技术问题在于，提供一种正装led芯片及其制作方法，在衬底的两侧分别形成反射层，将对荧光粉激发效率低的光进行过滤，从而提升荧光粉的激发效率，进而提高光效。
为了解决上述技术问题，本发明提供了一种正装led芯片，包括：
衬底；
设于衬底表面的发光结构，所述发光结构包括设于衬底上的第一半导体层、设于第一半导体层上的第一电极和有源层、设于有源层上的第二半导体层、依次设于第二半导体层上的第一布拉格反射层和第二电极；
设于衬底背面的第二反射层，其中，第二反射层的反射率大于第一布拉格反射层的反射率。
作为上述方案的改进，所述第二反射层为布拉格反射层。
作为上述方案的改进，所述第一布拉格反射层和第二反射层均由sio2和tio2制成。
作为上述方案的改进，所述第一布拉格反射层和第二反射层均为多层结构。
作为上述方案的改进，所述第二反射层为金属反射层。
作为上述方案的改进，所述第一布拉格反射层的厚度大于100nm。
作为上述方案的改进，所述发光结构还包括设于第二半导体层和第一布拉格反射层之间的透明导电层，其中，第二电极贯穿所述第一布拉格反射层并设于透明导电层上。
作为上述方案的改进，还包括绝缘层，所述绝缘层设于发光结构的表面和侧壁，其中，第一电极和第二电极裸露出来。
相应地，本发明还提供了一种正装led芯片的制作方法，包括：
提供衬底；
在衬底上形成发光结构，所述发光结构包括设于衬底上的第一半导体层，设于第一半导体层上的第一电极和有源层，依次设于有源层上的第二半导体层、透明导电层和第一布拉格反射层，贯穿第一布拉格反射层并设于透明导电层上的第二电极；
在衬底的背面形成第二反射层，其中，第二反射层的反射率大于第一布拉格反射层的反射率。
作为上述方案的改进，所述第二反射层为布拉格反射层。
实施本发明，具有如下有益效果：
1、本发明提供的一种正装led芯片，在衬底的两侧形成反射层，激发能效低的光都被第一布拉格反射层和第二反射层过滤掉，从而提升荧光粉的转换效率，进而提高正装led芯片的显色指数，降低色温；同时能够减少封装后led芯片的短波长光发射，减少对人眼的损害。
附图说明
图1是本发明正装led芯片的结构示意图；
图2是本发明正装led芯片的出光示意图；
图3是本发明另一实施例正装led芯片的结构示意图；
图4是本发明正装led芯片的制作方法流程图；
图5是本发明发光结构的制作方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。
参见图1，本发明提供的一种正装led芯片，包括衬底1、发光结构2和第二发射层3。
衬底1的材料可以为蓝宝石、碳化硅或硅，也可以为其他半导体材料，本实施例中的衬底优选为蓝宝石衬底。
发光结构2设于衬底1的表面。发光结构2包括设于衬底1表面的第一半导体层21、设于第一半导体层21上的有源层22和第一电极24、设于有源层22上的第二半导体层23、依次设于第二半导体层23上第一布拉格反射层26和设于第一布拉格反射层26上的第二电极25。
具体的，本申请实施例提供的第一半导体层21和第二半导体层23均为氮化镓基半导体层，有源层22为氮化镓基有源层；此外，本申请实施例提供的第一半导体层21、第二半导体层23和有源层22的材质还可以为其他材质，对此本申请不做具体限制。
其中，第一半导体层21可以为n型半导体层，则第二半导体层23为p型半导体层；或者，第一半导体层21为p型半导体层，而第二半导体层23为n型半导体层，对于第一半导体层21和第二半导体层23的导电类型，需要根据实际应用进行设计，对此本申请不做具体限制。
需要说明的是，在本申请的其他实施例中，所述衬底1与所述外延层2之间设有缓存冲层(图中未示出)。
第一电极24和第二电极25均由cr、al、ni、ti、pt和au中的两种或两种以上金属制成。
第二反射层3设于衬底1的背面。其中，第二反射层3的反射率大于第一布拉格反射层26的反射率。
参见图2，从有源层22表面发出的激发能效低的光，被第一布拉格反射层26反射、折射和吸收，从而被第一布拉格反射层26过滤；从有源层22背面发出激发能效低的光，被第二反射层3反射、折射和吸收，从而被第二反射层3过滤。而从有源层22表面发出的激发效能高的光，直接穿过第一布拉格反射层26出射，由于第二反射层3的反射率大于第一布拉格反射层26的反射率，从有源层22背面发出的激发效能高的光，被第二反射层3反射后，也直接穿过第一布拉格反射层26出射，最后激发能效高的光都从芯片的正面出光，而激发能效低的光都被第一布拉格反射层26和第二反射层3过滤掉，从而提升荧光粉的转换效率，进而提高正装led芯片的显色指数，降低色温；同时能够减少封装后led芯片的短波长光发射，减少对人眼的损害。
需要说明的是，所述第二反射层3为布拉格反射层。其中，所述第一布拉格反射层26和第二反射层3均由sio2和tio2制成。其次，所述第一布拉格反射层26和第二反射层3均为多层结构。在本申请的其他实施例中，所述第二反射层3还可以为金属反射层。优选的，第二反射层3为ag反射层。
优选的，所述第一布拉格反射层的厚度大于100nm。
图3是本发明另一实施例的正装led芯片的结构示意图，为了防止led芯片的载流子聚集在一起，高芯片的出光效率，所述发光结构2还包括设于第二半导体层23和第一布拉格反射层26之间的透明导电层27，其中，第二电极25贯穿所述第一布拉格反射层26并设于透明导电层27上。所述透明导电层27的材质为铟锡氧化物。
为了保护led芯片，防止芯片短路，本发明正装led芯片还包括绝缘层4，所述绝缘层4设于发光结构3的表面和侧壁，其中，第一电极24和第二电极25裸露出来，且第一电极24和第二电极25相互绝缘。
图4是本发明正装led芯片的制作方法流程图，本发明提供的一种正装led芯片的制作方法，包括以下步骤：
s101、提供衬底。
所述衬底的材料可以为蓝宝石、碳化硅或硅，也可以为其他半导体材料，本实施例中的衬底优选为蓝宝石衬底。
s102、在衬底上形成发光结构，所述发光结构包括设于衬底上的第一半导体层，设于第一半导体层上的第一电极和有源层，依次设于有源层上的第二半导体层、透明导电层和第一布拉格反射层，贯穿第一布拉格反射层并设于透明导电层上的第二电极。
参见图5，形成发光结构包括以下步骤：
s201、在衬底表面形成外延层，所述外延层包括依次设于衬底上的第一半导体层、有源层和第二半导体层。
具体的，本申请实施例提供的第一半导体层和第二半导体层均为氮化镓基半导体层，有源层为氮化镓基有源层；此外，本申请实施例提供的第一半导体层、第二半导体层和有源层的材质还可以为其他材质，对此本申请不做具体限制。
其中，第一半导体层可以为n型半导体层，则第二半导体层为p型半导体层；或者，第一半导体层为p型半导体层，而第二半导体层为n型半导体层，对于第一半导体层和第二半导体层的导电类型，需要根据实际应用进行设计，对此本申请不做具体限制。
需要说明的是，在本申请的其他实施例中，所述衬底与所述外延层之间设有缓存冲层(图中未示出)。
s202、对所述外延层进行刻蚀，形成刻蚀至第一半导体层的裸露区域。
具体的，采用光刻胶或sio2作为掩膜，并采用电感耦合等离子体刻蚀工艺或反应离子刻蚀刻蚀工艺对所述外延层进行刻蚀，贯穿所述第二半导体层和有源层并延伸至所述第一半导体层，将所述第一半导体层裸露出来，从而形成裸露区域。由于光刻胶和sio2具有高刻蚀比，便于刻蚀，从而形成所需的刻蚀图案，提高刻蚀的精度。在本申请的其他实施例中，还可以采用其他高刻蚀选择比的物质作为掩膜。裸露区域除了用于形成第一电极，还用作为切割道。
为了提高芯片的出光效率，提高外延层的侧边出光效率，所述裸露区域的形状为倒梯形。在本申请的其他实施例中，所述裸露区域的形状还可为多边形。
s203、在所述第二半导体层上依次形成透明导电层和第一布拉格反射层。
采用光刻胶或sio2作为掩膜，采用电子束蒸发工艺在所述第二半导体层表面蒸镀一层透明导电层。其中，蒸镀温度为0-300℃，氧气流量为5-30sccm，蒸镀腔体真空度为3.0-10.0e-5，蒸镀时间为100-300min。当蒸镀温度低于0℃时，透明导电层无法获取足够的能量进行迁移，形成的透明导电层质量较差，缺陷多；当蒸镀温度高于300℃时，温度过高，薄膜能量过大不易于在外延层上沉积，沉积速率变慢，效率降低。氧气流量小于5sccm时，氧气流量过低，透明导电层氧化不充分，薄膜质量不佳，氧气流量大于30sccm时，氧气流量太大，透明导电层过度氧化，膜层缺陷密度增加。蒸镀时间小于100min时，薄膜需要较高的沉积速率才能达到所需厚度，沉积速率太快，原子来不及迁移，因此薄膜生长质量较差，缺陷多。优选的，蒸镀温度为290℃，氧气流量为10sccm，蒸镀腔体真空度为3.0*10-5-10.0*10-5。
其中，所述透明导电层的材质为铟锡氧化物，但不限于此。铟锡氧化物中铟和锡的比例为70-99:1-30。优选的，铟锡氧化物中铟和锡的比例为95:5。这样有利提高透明导电层的导电能力，防止载流子聚集在一起，还提高芯片的出光效率。
采用电子束蒸镀或磁控溅射沉积工艺，在所述透明导电层的表面沉积形成第一布拉格反射层。其中，第一布拉格反射层由sio2和tio2制成。其次，所述第一布拉格反射层为多层结构。
s204、对所述第一布拉格反射层进行刻蚀，形成贯穿第一布拉格反射层并刻蚀至透明导电层表面的第一孔洞。
s205、在裸露区域的第一半导体层上沉积金属，形成第一电极，在第一孔洞内沉积金属，形成第二电极。
采用电子束蒸镀、热蒸镀或磁控溅射工艺在裸露区域的第一半导体层上沉积金属，形成第一电极，在第一孔洞内沉积金属，形成第二电极。其中，第一电极和第二电极均由cr、al、ni、ti、pt和au中的两种或两种以上金属制成。
s103、在衬底的背面形成第二反射层，其中，第二反射层的反射率大于第一布拉格反射层的反射率。
采用电子束蒸镀或磁控溅射沉积工艺，在所述衬底的背面沉积形成第二反射层。所述第二反射层为布拉格反射层。其中，第二反射层由sio2和tio2制成。其次，第二反射层为多层结构。在本申请的其他实施例中，所述第二反射层还可以为金属反射层。优选的，第二反射层为ag反射层。在本申请的其他实施例中，所述第二反射层除了含有ag金属之外，还包括ti、w、n和ni中的一种或几种金属，在反射层中添加上述元素不仅能提高反射层的光反射能力，而且还能减低ag的迁移能力。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。