一种沟槽型MOS晶体管、其制备方法和包含其的电子装置与流程

本发明涉及沟槽型mos器件制备领域，特别是涉及一种小尺寸的沟槽型mos器件的制备。

背景技术

沟槽型mos器件在功率半导体器件领域，沟槽型金属氧化物半导体场效应晶体管(metal-oxide-semiconductorfield-effecttransistor,mosfet)相比于平面型mosfet，能够明显提高沟道密度，降低特征导通电阻，因此，沟槽型mosfet已经被广泛采用。

图1为一种现有的mosfet结构，其中1为终端区域，2为元胞区域，100为衬底，101为外延层，102为刻蚀阻挡层，103为多晶硅层，104为体区，105为阱区，107为隔离层，109为接触金属，110为第一布线层，111为第二布线层。在该结构中，mosfet器件栅极和漏极间以及栅极和源极间寄生电容较大，导致mosfet器件高频开关性能较差，器件驱动损耗较大。特别是在高压高频的应用中，栅极和漏极间以及漏极和源极间寄生电容会造成较大的开关损耗。

技术实现要素：

本发明的要解决的技术问题是为了改善mos晶体管因为寄生电容的存在导致的损耗较大的问题，提供一种mos开关结构。

本发明实施例提供了一种沟槽型mos晶体管，其制备在衬底上，所述mos晶体管的沟槽分为两段：第一段沟槽和第二段沟槽，所述第一段沟槽内和第二段沟槽内分别填充第一栅极材料和第二栅极材料，所述第一栅极材料和所述第二栅极材料由栅极绝缘层实现物理上隔离，所述mos晶体管的栅极金属从所述第一栅极材料上引出。

本发明实施例的沟槽型mos晶体管，采用两端式沟槽的设置，使得该结构在沟槽底部在沟槽底部埋入一层栅极材料，以此来减少栅极与漏极间的寄生电容。

可选地，所述第一段沟槽的宽度大于所述第二段沟槽的宽度。这样的结构能使制备工艺简单,光刻层数较现有技术要减少。

可选地，所述第一段沟槽宽度为所述第二段沟槽宽度的3:1到5:1之间。

可选地，所述第二段沟槽深度不大于所述第一段沟槽深度。

可选地，所述栅氧绝缘层位于所述第一段沟槽内。

本发明还提供一种沟槽型mos晶体管的制备方法的实施例，其包括：

提供一衬底，在所述衬底正面上生长一外延层，所述外延层上包括预定的终端区域和元胞区域；

在所述外延层上形成第一段沟槽和第二段沟槽，其中第一段沟槽和所述第二段沟槽连通，且在所述终端区域和所述元胞区域均有所述第一段沟槽和第二段沟槽；

在所述第一段沟槽和第二段沟槽内分别形成第一栅极材料和第二栅极材料，以及隔离所述第一栅极材料和第二栅极材料的栅氧绝缘层；

在所述外延层中形成体区、阱区；

在所述衬底正面形成源区金属和栅极金属，其中所述栅极金属与所述第一栅极材料电连通；

在所述衬底背面形成漏极金属。

由于栅极金属从第一栅极材料上引出，第二栅极材料并没有外接，这样设计在沟槽底部埋入一层栅极材料，以此来减少栅极与漏极间的寄生电容，以此提高开关速度。

可选地，在所述外延层上形成第一段沟槽和第二段沟槽，其中第一段沟槽和所述第二段沟槽连通，且在所述终端区域和所述元胞区域均有所述第一段沟槽和第二段沟槽,具体为：

刻蚀所述外延层，形成第一段沟槽；

在所述外延层表面和所述第一段沟槽内形成刻蚀阻挡层；

再次刻蚀所述外延层和第一段沟槽内壁，形成第二段沟槽和位于所述第一段沟槽侧壁的阻挡层侧壁。

可选地，在所述第一段沟槽和第二段沟槽内分别形成第一栅极材料和第二栅极材料，以及隔离所述第一栅极材料和第二栅极材料的栅氧绝缘层，具体为；

在所述第二段沟槽内壁形成第一栅氧层；

第一次沉积所述栅极材料至填满所述第一段沟槽和第二段沟槽；

回刻所述栅极材料至所述第一段沟槽内；

去除所述第一段沟槽内的所述阻挡层侧壁；

在所述第一段沟槽内和所述栅极材料表面形成第二栅氧层；

第二次沉积所述栅极材料至填满所述第一段沟槽，回刻去除多余栅极材料在所述第一段沟槽内形成第二栅极材料。

可选地，在所述第一段沟槽内和所述栅极材料表面形成第二栅氧层，采用热氧工艺；

在去除所述第一段沟槽内的所述阻挡层侧壁后，还包括：

在离子注入工艺，在所述外延层表面和所述第一段沟槽内注入离子，其中注入离子的导电类型和所述外延层的导电类型相同。

本发明进一步提供一种电子装置，包括上述的沟槽型mos晶体管。

附图说明

图1为现有的沟槽型mos晶体管的截面结构示意图；

图2为本发明一个实施例的沟槽型mos晶体管的截面结构示意图；

图3为本发明一个实施例的沟槽型mos晶体管的制备方法流程图；

图4至图22为本发明一实施例的制备方法相关步骤形成的结构的剖视图。

其中附图标记为

现有的结构：100为衬底；101为外延层；1为终端区域；2为元胞区域；102为刻蚀阻挡层；103为多晶硅层；104为体区；105为阱区；107为隔离层；109为接触金属；110为第一布线层；111为第二布线层。

本发明实施例：

3为终端区域；4为元胞区域；200为衬底；201为外延层；202为刻蚀阻挡层；203为第一段沟槽；204为第二段沟槽；205为侧壁；206为第一栅极材料层；207为栅极绝缘层；2071为第一栅极隔离层；208为第二栅极材料层；209为体区；210为阱区；212为介质隔离层；213为接触孔；214为接触金属；215为第一布线层；216为第二布线层；s1为衬底正面；s2为衬底背面。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

本发明的第一实施方式，涉及一种沟槽型mos晶体管(如图2所示)，其制备在衬底200上，包括终端区域3和元胞区域4，其中mos晶体管的沟槽分为两段：第一段沟槽203和第二段沟槽204，所述第一段沟槽内和第二段沟槽内分别填充有栅极材料206、208，所述两段沟槽内的栅极材料由栅极绝缘层207实现物理上隔离。通过在沟槽底部埋入一层栅极材料层，以此来减少栅极与漏极间电容，使寄生电容变小，从而提升mos晶体管开关的速度。

第一段沟槽和第二段沟槽的宽度和深度可以按照需求设计，在一个具体实施例中，第一段沟槽的宽度大于第二段沟槽的宽度，第二段沟槽深度不大于第一段沟槽深度，例如第一段沟槽宽度为第二段沟槽宽度的3:1～5:1之间。这样设计使得mos晶体管制备更容易。在一个具体的实施例中，第一段沟槽的宽度为0.5～1.5um，第二段沟槽的宽度为0.3～1.2um，具体的尺寸要根据具体情况来选择。第一段沟槽的深度在1～2um之间，第二段沟槽的深度在0.5um～1um之间。这种设计使得mos晶体管更容易制备。隔离第一栅极材料层和第二栅极材料层的栅氧绝缘层可以设置在任意一个位置，位于所述第一段沟槽内。在一个具体实施例中，栅氧绝缘层设置在第一段沟槽内。

本发明的第二实施方式，提供一种沟槽型mos晶体管的制备方法，如图3所示，包括如下步骤：

s301：提供一具有第一导电类型的衬底，在衬底正面上生长外延层，外延层上包括预定的终端区域和元胞区域；

s302：在外延层上形成第一段沟槽和第二段沟槽，其中第一段沟槽和第二段沟槽连通，且在终端区域和元胞区域均有第一段沟槽和第二段沟槽；

s303：在所述第一段沟槽和第二段沟槽内分别形成第一栅极材料和第二栅极材料，以及隔离所述第一栅极材料和第二栅极材料的栅氧绝缘层；

s304：在外延层中形成具有第二导电类型的体区、第一导电类型的阱区，即为器件的源区；

s305：在衬底正面形成源区金属、栅极金属，其中栅极金属与第一栅极材料电连通；

s306：在衬底背面形成漏极金属。

通过上述步骤制备的mos晶体管，因为在沟槽底部埋入一层栅极材料层，以此来减少栅极与漏极间电容，使寄生电容变小，从而提升mos晶体管开关的速度。

在另一个具体实施例中，在第一段沟槽内和栅极材料表面形成第二栅氧层，可以采用热氧工艺；而在去除第一段沟槽内的阻挡层侧壁后，还可以包括：离子注入工艺，在外延层表面和第一段沟槽内注入离子，其中注入离子的导电类型和外延层的导电类型相同。因为离子注入工艺的增加，使得被离子注入过的部分区域在热氧工艺中更容易被氧化，以此在相同时间内形成的第二栅氧层厚度更厚，从而减少栅极与漏极间的寄生电容。

下面结合图4至图22，对第二实施方式的制备方法进行进一步说明。

在步骤s301中，提供一具有第一导电类型的衬底200，衬底具有正面s1与背面s2(见图4)。衬底200的材质可以为硅衬底，也可以是锗、锗硅、砷化镓衬底或绝缘体上硅衬底。本领域技术人员可以根据需要选择衬底，因此衬底的类型不应限制本发明的保护范围。本实施例中的衬底200优选为硅衬底。衬底的正面s1与背面s2位于衬底200的相对两侧。在衬底200上形成有外延层201，外延层201中定义有终端区域和元胞区域。外延层201的材料为半导体材料，其可以为si、sib、sige、sic、sip、sigeb、sicp、asga或其他iii-v族的二元或三元化合物。本实施例中，外延层201的材料为si。外延层201也具有第一导电类型。在本实施例中，第一导电类型为n型，具有第一导电类型的衬底为n型衬底。

可以使用本领域技术人员习知的任何适合的选择性外延生长的方法形成该外延层201，例如，选择性外延生长可以采用低压化学气相沉积(lpcvd)、等离子体增强化学气相沉积(pecvd)、超高真空化学气相沉积(uhvcvd)、快速热化学气相沉积(rtcvd)和分子束外延(mbe)中的一种。所述选择性外延生长可以在uhv/cvd反应腔中进行。

外延层201的厚度可以根据具体器件的需求进行合理设定，示例性地，外延层201的厚度可以为5000埃～50000埃，上述数值范围仅作为示例，还可以为其他适合的范围。

在步骤s302中，外延层201上形成第一段沟槽203和第二段沟槽204(参见图6)，其中元胞区域和终端区域都有沟槽，具体的步骤为：在所述外延层201的表面上依次形成牺牲层和硬掩膜层(图中未示出)，在硬掩膜层上形成图案化的光刻胶层，该图案化的光刻胶层中包括若干开口，所述开口用来定义预定形成的沟槽的位置和尺寸。具体地，所述牺牲层的材料可以为本领域技术人员熟知的任何适合的材料，本实施例中，所述牺牲层的材料包括氧化硅。所述硬掩膜层包括氮化硅(sin)、sicn、sic、非晶碳(a-c)、氮化硼(bn)、siof和sion中的一种或几种。本实施例中，较佳地，所述硬掩膜层的材料包括sin。可以采用化学气相沉积法(cvd)、原子层沉积法(ald)或者物理气相沉积法(pvd)等适合的工艺形成所述牺牲层和所述硬掩膜层。在硬掩膜层上形成图案化的光刻胶层，可通过光刻工艺形成该图案化的光刻胶层，包括在硬掩膜层上旋涂光刻胶层，并进行曝光显影等过程，以使图案化的光刻胶层形成若干开口，该些开口定义预定形成的深沟槽的位置和尺寸。

接着，以图案化的光刻胶层为掩膜，依次蚀刻硬掩膜层、牺牲层和部分外延层201，以在所述外延层201中形成第一段沟槽203，并去除所述图案化的光刻胶层，硬掩膜层和牺牲层，形成如图4所示的结构。

而后在外延层正面淀积刻蚀阻挡层，形成如图5所示的结构。接着进行第二次刻蚀，在外延层201和第一段沟槽203内壁，形成第二段沟槽204和位于第一段沟槽203侧壁的阻挡层侧壁205，形成如图6所示的结构。

其中，第一段沟槽的深度范围可以为1～2um之间，还可以为其他任意适合的数值，第二段沟槽的深度范围可以为0.5～1um之间。第一段沟槽203和第二段沟槽204的宽度和深度可以按照需求设计，在一个具体实施例中，第一段沟槽的宽度大于第二段沟槽的宽度，第二段沟槽深度不大于第一段沟槽深度，例如第一段沟槽宽度为第二段沟槽宽度的3:1～5:1之间。这样设计使得mos晶体管制备更容易。在一个具体的实施例中，第一段沟槽的宽度为0.5～1.5um，第二段沟槽的宽度为0.3～1.2um，具体的尺寸要根据具体情况来选择。

在步骤s303在第一段沟槽203和第二段沟槽204内分别形成第一栅极材料206和第二栅极材料208，以及隔离第一栅极材料和第二栅极材料的栅氧绝缘层207，具体为：

在所述第二段沟槽内壁形成第一栅极隔离层2071，形成如图7所示结构；

第一次沉积栅极材料至填满第一段沟槽203(参见图8)；回刻所沉积的栅极材料层至所述第一段沟槽内，形成第一栅极材料206(参见图9)；

去除第一段沟槽内的阻挡层侧壁205(参见图10)；

在第一段沟槽203内和第一栅极材料206表面，形成栅极隔离层207(参见图11)；在一个具体实施例中，栅极隔离层为氧化硅，采用热氧化工艺来实现，在进行热氧化工艺前，可以先进行离子注入工艺，在第一段沟槽和第一栅极表面注入离子，离子注入浓度为1e12～1e13之间，注入离子可为p-或者b+，离子注入过的表面在热氧化工艺中，反应速度较快，所以能形成较厚的氧化硅层，可以进一步降低栅极和源极之间的寄生电容。

第二次沉积栅极材料至填满第一段沟槽(参见图12)，回刻去除多余栅极材料在所述第一段沟槽203内形成第二栅极材料208(参见图13)。

刻蚀阻挡层202可以包括数种刻蚀阻挡材料的任何一种，包括但不限于：氧化硅刻蚀阻挡材料和氮化硅刻蚀阻挡材料，本实施例中，刻蚀阻挡层优选包括氧化硅和氮化硅的混合层作为刻蚀阻挡材料。可以使用包括但不限于：热氧化工艺、化学气相沉积方法或物理气相沉积方法的方法形成刻蚀阻挡层。通常，刻蚀阻挡层具有从大约200到1000埃的厚度。

两次淀积栅极材料层，在本实施例中为多晶硅层。多晶硅层的形成方法可选用低压化学气相淀积(lpcvd)工艺。形成多晶硅层的工艺条件包括：反应气体为硅烷(sih4)，硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350毫米汞柱(mtorr)，如300mtorr；反应气体中还可包括缓冲气体，缓冲气体可为氦气或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。由于沟槽的存在，使得多晶硅层的表面存在v型凹陷。也可以采用现有的任何一种方法形成多晶硅层，在此不做限定。

第一栅极材料206和第二栅极材料208可以都采用多晶硅层，在其形成过程中，多晶硅层回蚀刻工艺可以采用干法蚀刻或者干法蚀刻。在本发明的一具体实施例中，可以采用干法蚀刻执行回蚀刻工艺，干法蚀刻工艺包括但不限于：反应离子蚀刻(rie)、离子束蚀刻、等离子体蚀刻或者激光切割。例如采用等离子体蚀刻，蚀刻气体可以采用基于氧气(o2-based)的气体。具体的，采用较低的射频能量并能产生低压和高密度的等离子体气体来实现干法蚀刻。作为一个实例，采用等离子体蚀刻工艺，采用的蚀刻气体为基于氧气(o2-based)的气体，蚀刻气体的流量范围可为50立方厘米/分钟(sccm)～150立方厘米/分钟(sccm)，反应室内压力可为5毫托(mtorr)～20毫托(mtorr)。其中，干法蚀刻的蚀刻气体还可以是溴化氢气体、四氟化碳气体或者三氟化氮气体。需要说明的是上述蚀刻方法仅仅是示例性的，并不局限于该方法，本领域技术人员还可以选用其他常用的方法。

在步骤s304，在外延层中形成具有第二导电类型的体区209(参见图14)、第一导电类型的阱区210(参见图15)，阱区210即为mos晶体管器件的源区，具体可为：

进行两次离子注入工艺：先形成体区，后形成源区。其中体区具有第二导电类型，在本实施例中为n型。体区离子注入的注入杂质可为b或p离子，可使用100～200kev能量，注入离子浓度可为5e12～5e13每立方厘米。源区具有第一导电类型，在本实施例中为p型重掺杂。源区离子注入的注入杂质可为as或者b，注入过程中可使用20～150kev能量，注入离子浓度可为1e15～1e16每立方厘米。通过两次离子注入，在外延层上形成体区和源区。

步骤s305：在衬底正面形成源区金属和栅极金属，具体可为：

先在衬底正面沉积隔离层212(见图16)。隔离层的材料可以为任意适合的绝缘材料，非限制性实例包括氧化物、氮化物和氮氧化物，尤其是，氧化硅、氮化硅和氮氧化硅，也可以为诸如包含聚乙烯苯酚、聚酰亚胺、或硅氧烷等的绝缘材料。本实施例中，隔离层的材料包括氮化硅。可以使用包括但不限于化学气相沉积方法和物理气相沉积方法形成隔离层，例如，可以采用高密度等离子体化学气相沉积(hdp)的方法形成隔离层。

对隔离层进行刻蚀，形成接触孔213(见图17)。接触孔的刻蚀可采用任意现有的方法。

在部分实施例中，在刻蚀接触孔之前，还对隔离层进行平整化处理，采用化学机械研磨工艺(cmp工艺)平整化处理隔离层212的表面，在隔离层上形成接触孔。隔离层的化学机械研磨工艺，可以采用现有的任意的一种方式，在此不做具体限定。

紧接着，进行金属沉积，以填充接触孔213形成接触金属214。在本实施例中接触金属采用钨w，引其具有良好的填充性能。当然也可采用其他任何可以用来填充的金属例如铜合金等。在钨的沉积形成金属层后(见图18)，金属层在本实施例中为钨层，会进行钨层回刻去除多余的钨，形成接触金属(见图19)。

再沉积第一布线层215(见图20)，形成栅极金属和源区金属。在一个具体实施例中，还可在正面部分区域形成钝化层216(见图21)。第一布线层210由诸如含铜的金属膜等的导电材料形成，所述含铜的金属膜等包括铜来作为主要成分。含铜的金属膜可包含银。含铜的金属膜可进一步包含选自由al、au、pt、cr、mo、w、mg、be、zn、pd、cd、hg、si、zr、ti和sn构成的组中的一种或两种不同的元素。例如，含铜的金属膜可通过电镀技术形成。例如，可在含铜的金属膜的表面上形成硅化物膜。钝化层可采用半导体制备中常规的材料和制备工艺来完成。

s306在衬底背面形成漏极金属，具体可为：

将衬底背面先进行减薄处理(见图22)，减薄处理可采用机械减薄工艺，也可采用其他任意可以将衬底厚度变薄的方法。

接着在减薄后的衬底背面上淀积第二布线层216，形成沟槽型mos晶体管的漏极金属，最终形成如图2所示的沟槽型mos晶体管结构。第二金属层的材料选择和工艺均相同，在此不再赘述。

本发明还提供了一种电子装置，包括使用前述实施例一种方法形成的mos晶体管。本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、vcd、dvd、导航仪、数码相框、照相机、摄像机、录音笔、mp3、mp4、psp等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的mos晶体管，因而具有更好的性能。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。