一种碳化硅器件的栅氧结构及其制备方法与流程

本发明涉及半导体技术领域，尤其涉及碳化硅器件的栅氧结构。

背景技术：

碳化硅是目前发展最成熟的宽禁带半导体材料，与其他半导体材料相比，碳化硅具有高禁带宽度、高饱和电子漂移速度、高击穿强度、低介电常数和高热导率等优点。其中碳化硅mosfet是目前发展最快的宽禁带功率半导体器件，碳化硅物理和电学特性相比于传统的硅材料具有明显的优势，在节能减排方面占据极其重要的地位。可广泛应用于电动汽车、充电桩、不间断电源及智能电网等领域。

然而，当前通过干氧化或湿法氧化sic形成栅氧，sic/sio2界面存在悬挂键和碳簇以及大量的界面态,界面陷阱会束缚反型层中的载流子，导致器件电流密度降低，同时束缚的载流子对沟道中的自由载流子又产生库伦散射，导致沟道迁移率,降低了器件的导通特性；同时当前通过氧化工艺难以制备厚度>50nm的栅氧。因此，碳化硅mos结构中栅氧制备方式及相应的后续处理工艺是限制碳化硅基mosfet器件性能的关键步骤。

当前通过氧化方法制备的栅氧，sic/sio2界面存在大量的界面态。虽然氧化后可通过后续no退火，进行对界面氮化处理，改善沟道迁移率，但是沟道迁移率仍然远低于碳化硅体材料的迁移率。与此同时，栅氧化工艺需要高温作业，耗时长，不利于规模化生产，而且栅氧的厚度一直受到氧化工艺的限制。

技术实现要素：

本发明所要解决的技术问题是实现一种栅氧结构及其制备方法，改善栅介质层和沟道区界面，能够提高器件高沟道迁移率和可靠性，减小导通电阻。

为了实现上述目的，本发明采用的技术方案为：一种碳化硅器件的栅氧结构，所述栅氧结构结构从下至上依次包括：

sic材料；

第一sio2层，位于所述sic层表面上，所述第一sio2层厚度为15nm-35nm；

psg层，所述psg层的厚度为5nm-10nm；

第二sio2层，所述第二sio2层厚度为15nm-35nm。

所述psg层中p含量为4％-12％wt。

一种制备所述碳化硅器件的栅氧结构的方法，包括以下步骤：

步骤1、提供sic材料；

步骤2、在所述sic材料上表面用pecvd方式沉积厚度为15nm-35m第一sio2层；

步骤3、在所述第一sio2层上表面用pecvd方式沉积厚度为5nm-10nmpsg层；

步骤4、在所述psg层上表面用pecvd方式沉积厚度为15nm-35nm第二sio2层。

制备方法包括步骤5、将制成的栅氧结构转移至退火炉中退火，完成psg回火。

所述步骤5中，退火气氛为no，退火温度为900℃-1200℃，退火时间为50min-100min。

所述步骤2、步骤4的pecvd方式均为高低功率分段沉积法。

所述步骤2完成后，所述步骤3需在0.5h-1h内进行。

所述步骤1和步骤3中，所述高低功率分段沉积法中，低功率沉积段的功率范围为20w-60w，高功率沉积段的功率范围为100w-160w。

所述步骤1和步骤3中，所述沉积过程还包括原位退火，退火气氛为no，退火温度为200℃-300℃，退火时间为10s-20s。

所述步骤1和步骤3中,低功率沉积的sio2厚度为5nm-10nm，高功率沉积的sio2厚度为10nm-25nm。

三明治结构的栅氧的制造方法，通过先淀积绝缘三明治结构的栅氧，可自由优化各层厚度，形成器件性能所需厚度的栅极电介质层，克服氧化法无法一次性形成较厚的栅氧化层，满足高功率应用需求。此外，该方法降低了栅极电介质层制作工艺的温度，减少了工艺时间，降低了制造成本，适合批量化生产。

附图说明

下面对本发明说明书中每幅附图表达的内容作简要说明：

图1为栅氧结构示意图；

图2为栅氧结构制备流程图。

具体实施方式

如图1所示，碳化硅器件的栅氧结构由第一sio2层和第二sio2层夹持psg层构成，第一sio2层、psg层和第二sio2层均为沉积构成的层结构。其中第一sio2层沉积于sic表面，psg层沉积于第一sio2层表面，第二sio2层沉积于psg层表面。

第一sio2层由两层不同工艺的sio2沉积构成，第一层低功率沉积的sio2厚度为5nm-10nm，另一层高功率沉积的sio2厚度为10nm-25nm。

第二sio2层与第一sio2层的结构相同，均由两层不同工艺的sio2沉积构成，一层低功率沉积的sio2厚度为5nm-10nm，另一层高功率沉积的sio2厚度为10nm-25nm。

psg层即磷硅玻璃层，在制备时，psg层的厚度为5nm-10nm，psg层中p含量为4％-12％wt。三明治结构的栅氧结构，创造性的引入psg，通过回流扩散p元素来减少界面态和优化界面，以及后续再引入no退火氮化处理，不仅克服了氧化工艺中栅极电介质和沟道区域界面处形成的碳聚集，还提高了栅极电介质层质量；提高沟道迁移率，减小导通电阻，提高器件可靠性。

如图2所示，制备碳化硅器件的栅氧结构的方法，包括以下步骤：

步骤1、在sic基材表面采用沉积方式构成第一sio2层；

首先需要对sic基材进行清洁，优选对sic表面标准rca清洁处理，然后利用pecvd沉积sio2；

采用pecvd沉积时将清洁处理后碳化硅外延片置于腔室中，通入一定温度的硅烷与氧气气体，使硅烷和氧气在sic表面发生反应，最终形成sio2层(氧化硅膜层)，通过控制时间、气体比例、射频功率以及气氛的温度等条件可以调节硅膜层的厚度以及膜参数；

第一sio2层按照上述沉积方法分两次沉积构成两层sio2层，首先在低功率p1下沉积厚度h1的sio2，然后在温度t1下no退火t1时间，接着高功率p2下沉积厚度h2的sio2，从而形成第一层栅氧，即第一sio2层；

优选，p1的范围为：20w≤p1≤60w；p2的范围为：100w≤p2≤160w；t1的范围为：200℃≤t1≤300℃；t1的范围为：10s≤t1≤20s；h1的范围为：5nm≤h1≤10nm；h2的范围为：10nm≤h2≤25nm。

步骤2、在第一sio2层表面采用沉积方式构成psg层；

将带有第一sio2层(第一层栅氧)的碳化硅外延片转移另一腔体中，并在腔室中通入磷烷、硅烷、氧气气体，通过控制气氛的温度和时间等条件，在第一sio2层表面形成一层厚度h3致密的磷硅玻璃(psg)。

psg沉积完成后，第二层sio2需要在t2时间内进行，其中，h3的范围为：5nm≤h3≤10nm；t2的范围为：0.5h≤t2≤1h。

步骤3、在psg层表面采用沉积方式构成第二sio2层。

再将碳化硅外延片转移至原腔体重沉积sio2，重复生成第一层栅氧的过程，即采用pecvd沉积，将沉积有psg层的碳化硅外延片置于腔室中，通入一定温度的硅烷与氧气气体，使硅烷和氧气在psg层表面发生反应，最终形成sio2层(氧化硅膜层)，通过控制时间、气体比例、射频功率以及气氛的温度等条件可以调节硅膜层的厚度以及膜参数；

第二sio2层按照上述沉积方法分两次沉积构成两层sio2层，首先在低功率p1下沉积厚度h1的sio2，然后在温度t1下no退火t1时间，接着高功率p2下沉积厚度h2的sio2，从而形成第三层栅氧，即第二sio2层；

同样的优选，p1的范围为：20w≤p1≤60w；p2的范围为：100w≤p2≤160w；t1的范围为：200℃≤t1≤300℃；t1的范围为：10s≤t1≤20s；h1的范围为：5nm≤h1≤10nm；h2的范围为：10nm≤h2≤25nm。

步骤4、将制成的栅氧结构转移至退火炉中退火，在温度t2下，no气氛中退火时间t3，完成psg回流，退火过程n与p可扩散至界面，减少界面态。

其中，t2的范围为：900℃≤t2≤1200℃；所述t3的范围为：50min≤t3≤100min。

本发明碳化硅器件的栅氧结构及其制备方法的原理如下：通过沉积三层性质不一二氧化硅形成栅氧的方法，加入no退火工艺，退火同时完成psg回流。致密的psg可以阻挡易迁移na+、k+，同时psg高温下的流动性，可以起到填隙、平坦化界面，减少界面缺陷；退火过程中n与p可以扩散至sic/sio2界面处钝化界面缺陷，提高沟道迁移率；n可在界面处形成si^-n，改善因p引入导致阈值电压漂移，提高器件可靠性。

最后本发明的栅氧为三明治结构(由三层材料构成)，可以根据器件性能要求，自由优化各电介质层的厚度，克服氧化工艺的局限性；本发明实例中还通过严格控制psg与直接空气接触，以免psg吸潮，带来不利影响。

上面结合附图对本发明进行了示例性描述，显然本发明具体实现并不受上述方式的限制，只要采用了本发明的方法构思和技术方案进行的各种非实质性的改进，或未经改进将本发明的构思和技术方案直接应用于其它场合的，均在本发明的保护范围之内。