半导体器件的制作方法

本实用新型整体涉及半导体器件，更具体地讲涉及半导体器件以及形成超薄半导体管芯的背面开口的方法。

背景技术：

半导体晶圆或衬底可用多种基极衬底材料制成，诸如硅(Si)、锗、磷化铝、砷化铝、砷化镓(GaAs)、氮化镓(GaN)、氮化铝镓/氮化镓(AlGaN/GaN)、磷化铟、碳化硅(SiC)或其他用于提供结构支撑的基体材料。多个半导体管芯形成在晶圆上，通过非有源的管芯间衬底区域或锯道分开。锯道提供切割区域以将半导体晶圆切割成单独半导体管芯。

在竖直半导体器件中，主电流路径从管芯的顶表面到达管芯的背表面是竖直的。竖直电阻(例如，竖直晶体管的漏源电阻(RDSON))随半导体管芯的厚度而降低。为了最大程度降低竖直电阻，半导体管芯应尽可能薄，同时仍然保持结构完整性。可在背表面中形成开口以降低半导体管芯的厚度和竖直电阻。跨越背表面形成厚金属层(诸如25微米(μm)铜)并且使该金属层进入开口中以便提供结构支撑和电互连。遗憾的是，切割穿过锯道内的厚金属层以分开半导体管芯可能较困难，并且会造成锯片的过早磨损和过量切割碎屑。

技术实现要素：

本实用新型所解决的一个技术问题是物理地支撑超薄半导体管芯。

根据本实用新型的一个方面，半导体器件包括半导体衬底，该半导体衬底包括多个半导体管芯。在所述多个半导体管芯上方形成多个开口，并且所述多个开口部分地延伸到半导体衬底的表面中。导电层在介于开口之间的半导体衬底的表面的其余部分上方形成并且形成到开口中。

在上述半导体器件的一个实施方案中，所述多个开口设置在多个偏置行中。

在上述半导体器件的一个实施方案中，介于开口之间的半导体衬底的表面的其余部分包括蜂窝图案。

在上述半导体器件的一个实施方案中，介于开口之间的半导体衬底的表面的其余部分包括图案或形状。

在上述半导体器件的一个实施方案中，所述多个开口减小所述多个半导体管芯的厚度。

在上述半导体器件的一个实施方案中，导电层的厚度小于1.5微米。

在上述半导体器件的一个实施方案中，所述多个半导体管芯在半导体衬底上偏置。

在上述半导体器件的一个实施方案中，半导体衬底包括支撑环。

在上述半导体器件的一个实施方案中，导电层在开口中的第一部分与导电层在介于开口之间的半导体衬底的表面的其余部分上方的第二部分分开。

在上述半导体器件的一个实施方案中，所述多个开口中的每个开口包括与所述多个半导体管芯之一的边界大约对准的边界。

本实用新型所实现的一个技术效果是提供改进的半导体器件。

附图说明

图1a-1b示出具有由锯道分开的多个半导体管芯的半导体衬底；

图2a-2l示出形成背面开口而能够剥离背面金属的工艺；

图3示出切割后的图2a-2l的半导体管芯；

图4a-4n示出形成基极衬底材料的蜂窝图案以便支撑超薄半导体管芯的工艺；并且

图5示出切割后的图4a-4n的半导体管芯。

具体实施方式

下文参照附图描述了一个或多个实施方案，其中类似的数字表示相同或相似的元件。虽然按照实现某些目标的最佳模式描述了附图，但描述旨在涵盖可包括在本公开的实质和范围内的替代形式、修改形式和等同形式。如本文使用的术语“半导体管芯”兼指该词语的单数形式和复数形式，并且相应地，可同时涉及单个半导体器件和多个半导体器件。

图1a示出半导体晶圆或衬底100，其具有基极衬底材料102，诸如Si、锗、磷化铝、砷化铝、GaAs、GaN、AlGaN/GaN、磷化铟、SiC或其他用于提供结构支撑的基体材料。半导体衬底100的宽度或直径为100-450毫米(mm)，厚度为约700-800微米(μm)。多个半导体管芯104形成在衬底100上，通过非有源的管芯间衬底区域或锯道106分开。锯道106提供切割区域以将半导体衬底100切割成单独半导体管芯104。

图1b示出半导体衬底100的一部分的剖视图。每个半导体管芯104包括背表面108以及有源表面或有源区110，该有源表面或有源区包括模拟或数字电路，该模拟或数字电路实现为形成在管芯内并根据管芯的电学设计和功能电互连的有源器件、无源器件、导电层和介电层。例如，该电路可包括一个或多个晶体管、二极管和形成于有源表面或有源区110内的其他电路元件，以实现模拟电路或数字电路。在一个实施方案中，半导体管芯104实现二极管、晶体管或其他分立半导体器件。在竖直晶体管中，栅极区和源极区通常可在有源表面110上触及，并且竖直晶体管的漏极区是背表面108。半导体管芯104还可包括数字信号处理器(DSP)、微控制器、ASIC、标准逻辑、放大器、时钟管理、存储器、接口电路、光电子器件及其他信号处理电路。半导体管芯104还可包括用于射频信号处理的集成无源器件(IPD)，诸如电感器、电容器和电阻器。

使用PVD、CVD、电解电镀、化学电镀工艺或其他合适的金属沉积工艺在有源表面110上方形成导电层112。导电层112包括一层或多层铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、银(Ag)、钛(Ti)、钛钨(TiW)、TiNiCu、TiNiAg或其他合适的导电材料。导电层112作为接触焊盘操作，该接触焊盘电连接到有源表面110上的电路，例如竖直晶体管的栅极区和源极区。

图2a-2l示出形成背面开口而实现超薄半导体管芯并能够在不切割穿过背面金属的情况下剥离背面金属的工艺。在图2a中，以有源表面110朝载体或背磨胶带120取向定位半导体衬底100。在图2b中，使用磨轮122减薄半导体衬底100的背表面108a的内部区域，从而在半导体衬底的周边周围留下厚支撑环124。图2c示出减薄后半导体衬底100的背表面108b，其具有用于结构支撑的任选支撑环124。在一个实施方案中，半导体晶圆100在有源表面110与背表面108b之间具有90-150μm的厚度。

在图2d中，在半导体衬底100的背表面108b上方形成光刻胶层126。光刻胶层126被图案化为在背表面108b上方具有开口128。存在与每个半导体管芯104对准的一个开口128。

在图2e中，多个开口130通过各向同性蚀刻、各向异性蚀刻或激光直接烧蚀(LDA)部分地形成于背表面108b中，但不完全经开口128穿过基极衬底材料102。光刻胶层126覆盖半导体衬底100的任何激光标记区域，以避免在激光标记区域内形成开口130。

图2f示出半导体衬底100的一部分沿图2e的线2f-2f截取的剖视图，该部分具有支撑环124和部分地穿过基极衬底材料102的开口130。具体地讲，每个开口130形成在一个半导体管芯104上方，即，开口的边界与半导体管芯的边界对准。在一个实施方案中，开口130的宽度为2000μm，深度为65-75μm。各向同性蚀刻在限定锯道106的区域中的开口130之间留下基极衬底材料102的柱132。在一个实施方案中，柱132的宽度为20μm。光刻胶层126的一部分保留在柱132上方。表面136限定开口130的底部和半导体管芯104的新背表面。

在图2g中，使用蒸镀、溅射、PVD、CVD或其他合适的金属沉积工艺，在由柱132上的光刻胶层126限定的基座上方及在表面136上方的开口130中形成导电层134。导电层134包括一层或多层Al、Cu、Sn、Ni、Au、Ag、Ti、TiW、TiNiCu或其他合适的导电材料。在一个实施方案中，导电层134的厚度为20-50μm或更大，以便为超薄半导体管芯104提供支撑。具体地讲，在由柱132上的光刻胶层126限定的基座上方形成导电层部分134a，并且在表面136上方的开口130中形成导电层部分134b。而言，基极衬底材料102的柱132上的光刻胶层126使导电层部分134a相对于开口130中的导电层部分134b提升并分开。

在图2h中，在超声作用下使用溶剂喷雾或溶剂浴溶解光刻胶层126，从而移除或剥离导电层部分134a。该溶剂不移除导电层部分134b，其保留在半导体管芯104的表面136上方。或者，可使用用于湿法蚀刻的开口130的硬掩膜来进行导电层部分134a的剥离。在剥离导电层部分134a之后，基极衬底材料102的柱132的一部分可保留在半导体管芯104之间。导电层134a的表面高度可小于或大于柱132的表面高度。导电层部分134a的剥离消除了如背景技术中所述的锯片切割穿过厚金属的切割问题。

在图2i中，边缘图案138是在半导体衬底100的周边周围的光刻胶层126中形成的开口。越厚的金属越难剥离。边缘图案开口138提供断口，以有助于剥离具有靠近半导体衬底100周边的侧表面的半导体管芯104的较厚导电层134a。根据边缘图案开口138的特性，导电层134a的连续断口在半导体衬底100的周边周围延伸。

在图2j中，具有背磨胶带120的半导体衬底100反向，其中背表面136和导电层部分134b朝载体140取向。半导体衬底100安装到载体140，并且移除背磨胶带120。任选支撑环124可在晶圆操纵期间提供减薄的半导体衬底100的额外支撑。

在图2k中，半导体衬底100再次反向，其中有源表面110和导电层112朝切割胶带144取向。半导体衬底100安装到切割胶带144。

在图2l中，通过等离子蚀刻沿锯道106和柱132切割半导体衬底100。等离子蚀刻的优点在于沿锯道106形成精密侧表面，同时保持基极衬底材料的结构和完整性。或者，使用锯片或激光切割工具146沿锯道106和柱132将半导体衬底100切割成单独半导体管芯104。在不切割穿过厚导电层的情况下进行该切割。还在切割期间移除支撑环124。支撑环124可能已在图2h中移除。

图3示出切割后的超薄半导体管芯104。在一个实施方案中，半导体管芯104的厚度为50μm，即，基极衬底材料102和导电层112的厚度为25μm，并且导电层134b的厚度为25μm。在针对管芯104的边缘的一些实施方案中，导电层134可在厚度上减小，并且衬底110可在厚度上增加。导电层112为竖直晶体管的源极区和栅极区提供电连接。导电层134b形成在开口130内，而导电层134a形成在柱132上的光刻胶层126上方。移除光刻胶层126以剥离导电层部分134a。在剥离之后导电层134b保留在半导体管芯104的背表面136上，从而为竖直晶体管的漏极区提供电连接。导电层134a的剥离允许半导体衬底100沿锯道106和柱132切割，而无需切割穿过厚金属层。

图4a-4n示出形成超薄半导体管芯的多个背面开口的工艺。从图2c继续，在半导体衬底100的背表面108b上方形成光刻胶层150，如图4a中所示。光刻胶层150被图案化为具有背表面108b上方的偏置六边形开口152或替代开口形状，诸如圆形、矩形、线或每一者的组合。每个半导体管芯存在许多开口152。

在图4b中，多个六边形开口160通过独立于衬底100晶体取向的各向同性蚀刻或各向异性蚀刻部分地形成于背表面108b中，但不完全经开口152穿过基极衬底材料102。六边形开口160被布置成在一个半导体管芯104的边界内的基极衬底材料102中部分地形成的多行的偏置图案。在一个实施方案中，对于2mm×2mm半导体管芯104而言，开口160各自的宽度为200μm或更小，深度为65-75μm。光刻胶层150覆盖半导体衬底100的任何激光标记区域，以避免在激光标记区域内形成开口160。

图4c示出半导体衬底100的一部分沿图4b的线4c-4c截取的剖视图，该部分具有设置在载体或背磨胶带162上的支撑环124和开口160。支撑环124可通过使用光刻胶层150单独地形成或与柱164同时形成。光刻胶层150的一部分保留在介于开口152之间的基极衬底材料102上方以形成开口160。介于开口152之间的光刻胶层150在每个开口160之间(即在介于相邻开口152之间的光刻胶层150下方)留下基极衬底材料102。基极衬底材料102在半导体管芯104的背表面108b上方的开口160的偏置图案周围具有蜂窝图案164，参见图4d。半导体管芯104的背表面108b上方的基极衬底材料102的蜂窝图案164的厚度是半导体衬底100的厚度，即90-150μm，以用于半导体管芯104的结构支撑。开口160构成超薄半导体管芯104的区域的绝大部分，以实现低导通电阻。换句话讲，在有源表面110与每个开口160底部之间的半导体管芯104的厚度为约20-50μm。跨越半导体管芯104的表面区域的大量开口160允许大部分漏电流流过超薄基极衬底材料102以实现低导通电阻。半导体管芯104的背表面108b上方的基极衬底材料102的蜂窝图案164占很小区域，但为半导体管芯104的其余超薄区域提供支撑。

图4e示出在各行蜂窝图案164之间具有光刻胶层150的区域166的另一个实施方案。光刻胶层150的区域166在各行蜂窝图案164之间留下基极衬底材料102以实现额外支撑。可在基极衬底材料102中形成开口160的其他图案。例如，在各列蜂窝图案164之间可存在基极衬底材料102以实现额外支撑。图4f示出填隙式地设置在蜂窝图案164内的光刻胶层150的区域168。光刻胶层150的区域168留下填隙式地设置在蜂窝图案164内的基极衬底材料102的较大区域以实现额外支撑。蜂窝图案164中的开口160仍然占据超薄半导体管芯104的区域的大部分，以实现低导通电阻。跨越半导体管芯104的表面区域的大量开口160允许大部分漏电流流过超薄基极衬底材料102以实现低导通电阻。半导体管芯104的背表面108b上方的基极衬底材料102的蜂窝图案164占该区域的小部分，但为半导体管芯104的其余超薄区域提供支撑。

图4g示出高长宽比半导体管芯104在半导体衬底100上偏置的另一个实施方案。在这种情况下，半导体管芯104的长度大于其宽度。六边形开口160的偏置图案的边界与半导体管芯104的边界对准。开口160的偏置图案在每个开口160之间(即在介于相邻开口152之间的光刻胶层150下方)留下基极衬底材料102。基极衬底材料102在半导体管芯104的背表面108b上方的开口160的偏置图案周围具有蜂窝图案170。开口160占超薄半导体管芯104的区域的绝大部分，以实现低导通电阻。半导体管芯104的背表面108b上方的基极衬底材料102的蜂窝图案170占很小区域，但为半导体管芯104的其余超薄区域提供支撑。半导体管芯104之间的其余光刻胶层150留下额外基极衬底材料102以提供额外支撑。

图4h示出高长宽比半导体管芯104在半导体衬底100上偏置的又一个实施方案。六边形开口160的偏置图案的边界与半导体管芯104的边界对准。开口160的偏置图案在每个开口160之间(即在介于相邻开口152之间的光刻胶层150下方)留下基极衬底材料102。基极衬底材料102在半导体管芯104的背表面108b上方的开口160的偏置图案周围具有蜂窝图案176。开口160占超薄半导体管芯104的区域的绝大部分，以实现低导通电阻。半导体管芯104的背表面108b上方的基极衬底材料102的蜂窝图案176占很小区域，但为半导体管芯104的其余超薄区域提供支撑。半导体管芯104之间的其余光刻胶层150留下额外基极衬底材料102以提供额外支撑，并且可充当焊料坝以控制焊料移动。与蜂窝结构分开的额外基极衬底材料可保留在管芯的内部以实现额外结构支撑。

返回到图4d，移除光刻胶层150，并且使用蒸镀、溅射、PVD、CVD或其他合适的金属沉积工艺，在基极衬底材料102的蜂窝图案164上方且在开口160中形成导电层180，如图4i中所示。图4j示出在基极衬底材料102的蜂窝图案164上方且在开口160中形成的导电层180的平面图。图4k示出由导电层180覆盖的基极衬底材料102的蜂窝图案164中的相邻开口160，包括该结构的顶表面、侧表面和底表面。导电层180包括一层或多层Al、Cu、Sn、Ni、Au、Ag、Ti、TiW、TiNiCu、TiNiAg或其他合适的导电材料。导电层180为竖直晶体管的漏极区提供电连接。导电层180被制得相对较薄，例如0.5-1.5μm或更小，因为对超薄半导体管芯104的主要支撑是用基极衬底材料102的蜂窝图案164实现的。

在图4l中，可通过锯片或激光切割工具184移除支撑环124。

在图4m中，具有背磨胶带120的半导体衬底100反向，其中背表面108b和导电层180朝切割胶带186取向。半导体衬底100安装到切割胶带186。移除背磨胶带162。

在图4n中，通过等离子蚀刻沿锯道106切割半导体衬底100。等离子蚀刻的优点在于沿锯道106形成精密侧表面，同时保持基极衬底材料的结构和完整性。或者，使用锯片或激光切割工具188沿锯道106将半导体衬底100切割成单独半导体管芯104。等离子蚀刻或锯片188易于切割穿过或贯穿相对较薄的导电层180。图4g-4h中的偏置半导体管芯104的基极衬底材料102的蜂窝图案170和176将遵照图4i-4n的相同工艺。

图5示出切割后的半导体管芯104。导电层112为竖直晶体管的源极区和栅极区提供电连接。基极衬底材料102的蜂窝图案164为半导体管芯104提供结构支撑。导电层180为竖直晶体管的漏极区提供电连接。具有蜂窝图案164的半导体管芯104在管芯操纵期间是稳健的，同时在管芯的超薄部分中保留低导通电阻。可易于通过等离子蚀刻或锯片来切割或断开相对较薄的导电层180，而没有厚金属层所遇到的切割问题。

虽然已详细示出并描述了一个或多个实施方案，但技术人员将认识到，在不脱离本公开的范围的情况下，可对这些实施方案作出修改和变更。下文中列出了多个示例性实施方案，而其他实施方案也是可能的。

在第一实施方案中，制备半导体器件的方法包括以下步骤：提供半导体衬底；形成多个开口，所述多个开口部分地延伸到半导体衬底的表面中；形成导电层，该导电层包括介于开口之间的半导体衬底的表面的其余部分上方的导电层的第一部分，和开口中的导电层的第二部分；以及移除导电层的第一部分，同时留下开口中的导电层的第二部分。

在第二实施方案中，第一实施方案的方法还包括分割半导体衬底以分开在半导体衬底上形成的多个半导体管芯，留下半导体管芯的表面上方的导电层的第二部分。

在第三实施方案中，第二实施方案的所述多个开口的第一开口与所述多个第二半导体管芯的第一半导体管芯对准。

在第四实施方案中，形成第二实施方案中的所述多个开口的步骤减小所述多个半导体管芯的厚度。

在第五实施方案中，第一实施方案中的导电层的厚度为约20-50微米。

在第六实施方案中，第一实施方案的方法还包括在半导体衬底周围形成支撑环的步骤。

在第七实施方案中，制备半导体器件的方法包括以下步骤：提供包括多个半导体管芯的半导体衬底；在每个半导体管芯上方形成多个开口，并且所述多个开口部分地延伸到半导体衬底的表面中；以及在介于开口之间的半导体衬底的表面的其余部分上方形成导电层并且形成到开口中。

在第八实施方案中，第七实施方案的方法还包括切割半导体衬底以分开半导体管芯的步骤。

在第九实施方案中，介于第七实施方案中的开口之间的半导体衬底的表面的其余部分包括蜂窝图案。

在第十实施方案中，介于第七实施方案中的开口之间的半导体衬底的表面的其余部分包括图案或形状。

在第十一实施方案中，形成第七实施方案中的所述多个开口减小所述多个半导体管芯的厚度。

在第十二实施方案中，第七实施方案中的导电层的厚度小于1.5微米。

在第十三实施方案中，第七实施方案的方法还包括在半导体衬底周围形成支撑环的步骤。

在第十四实施方案中，半导体器件包括半导体衬底，该半导体衬底包括多个半导体管芯。在每个半导体管芯上方形成多个开口，并且所述多个开口部分地延伸到半导体衬底的表面中。导电层在介于开口之间的半导体衬底的表面的其余部分上方形成并且形成到开口中。

在第十五实施方案中，在第十四实施方案中的每个半导体管芯上方形成的所述多个开口设置在多个偏置行中。

在第十六实施方案中，介于第十四实施方案中的开口之间的半导体衬底的表面的其余部分包括蜂窝图案。

在第十七实施方案中，介于第十四实施方案中的开口之间的半导体衬底的表面的其余部分包括图案或形状。

在第十八实施方案中，第十四实施方案中的所述多个开口减小所述多个半导体管芯的厚度。

在第十九实施方案中，第十四实施方案中的导电层的厚度小于1.5微米。

在第二十实施方案中，第十四实施方案的所述多个半导体管芯在半导体衬底上偏置。