本实用新型涉及芯片测试领域,具体涉及一种可实现集束晶圆级老化的芯片、晶圆。
背景技术:
晶圆级老化处理是基于温度加速法筛选早期失效芯片的有效方法。
晶圆级老化处理的方法应该满足如下要求:1)不应该毁坏芯片本身;2)应用方便。
现有的晶圆级老化处理方法是:在高温下,如165度下通电90分钟后,再测试芯片的基本参数,将失效的芯片剔除出去,该方法加速模拟芯片澡盆形状早期失效的环境,因此可以减小产品的现场失效机会。
图1所示是现有技术中一个典型的晶圆级老化处理:在一个晶圆上,每颗芯片的电源端Vdd都需要一个探针,用于提供电源,另外,在每一个芯片的Vss端也需要一个探针。这样,在老化时,就会有2N个探针作用在晶圆上,导致如下缺陷:
1)探针过多,导致成本过高;
2)可靠性变差。过多的探针接触所有芯片的可靠性变差,有可能导致有的芯片漏掉老化处理;
3)每一个芯片电源和地的打线端上都会产生探针印,会影响后续打线的可靠性,从而影响产品的可靠性。
技术实现要素:
为克服上述现有技术中存在的不足,本实用新型提出一种可实现集束晶圆级老化的芯片,该芯片可实现集束晶圆级老化处理,免除了芯片Vdd和Vss上出现探针孔的现象,提高了芯片打线的可靠性。
本实用新型还提出一种可实现集束晶圆级老化的晶圆,晶圆在实现集束晶圆级老化处理时可明显减少探针数量,减小成本,并且可以提高老化处理的可靠性。
本实用新型还公开了一种可实现集束晶圆级老化的处理方法,该方法可有效提高芯片老化处理的可靠性,同时提高芯片的质量。
本实用新型解决上述问题的技术方案是:
一种可实现集束晶圆级老化的芯片,包括芯片,其特殊之处在于:
还包含两根引线,所述两根引线分别从芯片的Vdd端和Vss端引出至芯片边缘。
本实用新型还提出一种可实现集束晶圆级老化的晶圆,包括晶圆本体和阵列在晶圆本体上的多个上述芯片,其特殊之处在于:
所述晶圆本体上还设有测试区;测试区包括Vdd端和Vss端;
所有芯片还包含两根引线,两根引线分别从芯片的Vdd端和Vss端引出至芯片边缘;所有芯片的Vdd端通过引线与测试区的Vdd端连接,所有芯片的Vss端通过引线与测试区的Vss端连接。
进一步地,上述晶圆本体上设有划片槽,所有引线布置在划片槽内。
进一步地,上述晶圆本体划分有多个芯片集束群,每个芯片集束群包括多个芯片;每个芯片集束群对应一个测试区,或多个芯片集束群对应一个测试区,或所有芯片集束群对应一个测试区。
进一步地,上述测试区设有1~4个Vdd端口以及相应数量的Vss端口。
进一步地,上述测试区设有2个或4个Vdd端口。
另外,本实用新型还公开了一种可实现集束晶圆级老化的处理方法,其特殊之处在于,包括以下步骤:
步骤1)在晶圆本体上设置多个芯片、至少一个测试区,芯片间设有划片槽,所有芯片的Vdd端通过引线与测试区的Vdd端连接,所有芯片的Vss端通过引线与测试区的Vss端连接,引线布置在划片槽内;
步骤2)用Vdd探针和Vss探针与测试区的Vdd端和Vss端接触进行老化处理;
步骤3)对晶圆本体按照划片槽进行切割,划片槽内的引线被切割掉,形成独立的芯片,芯片Vdd端和Vss端的引线保留。
进一步地,上述步骤1)中晶圆本体划分为多个芯片集束群,每个芯片集束群包括多个芯片;每个芯片集束群对应一个测试区,或多个芯片集束群对应一个测试区,或所有芯片集束群对应一个测试区。
本实用新型的优点:
1、本实用新型可实现集束晶圆级老化的晶圆,该晶圆在实现集束晶圆级老化处理时可明显减少探针数量,减小成本,并且可以提高老化处理的可靠性。
2、本实用新型可实现集束晶圆级老化的晶圆,该晶圆在实现集束晶圆级老化处理时可明显大量减少探针数量,减小成本,并且可以提高老化处理的可靠性。
3、本实用新型可实现集束晶圆级老化的处理方法,该方法可有效提高芯片老化处理的可靠性,同时提高了芯片的质量。
附图说明
图1是现有技术晶圆级老化处理的示意图;
图2是本实用新型可实现集束晶圆级老化的芯片;
图3是本实用新型可实现集束晶圆级老化的晶圆测试区有1个Vdd端口的示意图;
图4是本实用新型可实现集束晶圆级老化的晶圆测试区有2个Vdd端口的示意图;
图5是本实用新型可实现集束晶圆级老化的晶圆测试区有4个Vdd端口的示意图。
其中,1-芯片;2-引线;3-晶圆本体;4-测试区;5-划片槽;6-芯片集束群。
具体实施方式
以下结合附图对本实用新型的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本实用新型,并不用于限定本实用新型。
参见图2,一种可实现集束晶圆级老化的芯片,包括芯片1和引线2,引线2的数量为两根,两根引线2分别从芯片1的Vdd端和Vss端引出。
参见图2-图5,一种可实现集束晶圆级老化的晶圆,包括晶圆本体3和阵列在晶圆本体3上的多个芯片1,晶圆本体3上还设有测试区4,测试区4包括Vdd端和Vss端;所有芯片1还包含两根引线2,两根引线2分别从芯片1的Vdd端和Vss端引出至芯片边缘;所有芯片的Vdd端通过引线与测试区的Vdd端连接,所有芯片的Vss端通过引线与测试区的Vss端连接。晶圆本体3上设有划片槽5,所有引线2布置在划片槽5内。
若芯片1本身电流消耗过大,也可以几十个芯片1形成一个芯片集束群6,在晶圆本体3上形成多个芯片集束群6;每个芯片集束群6包括多个芯片1,每个芯片集束群6对应一个测试区4。一个芯片所需测试电流为1~10MA,根据电流的大小,可以选择Vdd端探针个数。
测试区4设有1~4个Vdd端口,优选2个或4个Vdd端口。Vss端口的数量与Vdd端口的数量相同。
图4为本实用新型可实现集束晶圆级老化的晶圆测试区有2个Vdd端口的示意图,其中,连接Vdd端的引线、连接Vss地线的引线均采用金属线,其中一种金属线位于地层,另一种位于上层,中间绝缘,这样,两条金属线分流在不同层就不会导致短路,且节省空间。这里第一套Vdd和Vss老化左半部芯片,第二套Vdd和Vss老化右半部芯片。这样就不会因为每一集束的芯片过多,导致电流过大,使得金属线过载烧毁。
图5是本实用新型可实现集束晶圆级老化的晶圆测试区有4个Vdd端口的示意图,此处wafer的芯片比较多,或者单颗芯片电流比较大时,将整个晶圆本体3分为4个区。每个区由一对Vdd和Vss供电老化,为节省wafer的空间,集束晶圆级老化区的中间部分可以放些参数测量原件用于wafer制作的评估。
一种可实现集束晶圆级老化的处理方法,包括以下步骤:
步骤1)晶圆本体3上阵列多个芯片,晶圆本体3上还设有测试区4,晶圆本体3上还设有划片槽5,所有芯片的Vdd端通过引线与测试区4的Vdd端连接,所有芯片的Vss端通过引线与测试区4的Vss端连接,引线布置在划片槽5内;
步骤2)用Vdd探针和Vss探针与测试区4的Vdd端和Vss端接触进行测试;
步骤3)剔除失效的芯片;
步骤4)对晶圆本体3按照划片槽5进行切割,划片槽5内的引线被切割掉,形成独立的芯片,芯片Vdd端和Vss端的引线2保留。
其中,步骤1)中晶圆本体3上的芯片形成多个芯片集束群6,每个芯片集束群6包括多个芯片;每个芯片集束群6对应一个测试区4,或多个芯片集束群6对应一个测试区4,或所有芯片集束群6对应一个测试区4。