发光二极管的倒装芯片的制作方法

本实用新型涉及一LED芯片，特别涉及一发光二极管的倒装芯片。

背景技术：

随着发光二极管(Light-Emitting diode，LED)照明应用的领域越来越广泛，作为发光二极管的核心部件的芯片技术也得到了突飞猛进式的发展。目前，普遍采用的一种发光二极管的芯片为正装芯片，其特点是出光面和导电电极位于正装芯片的同一侧，这使得导电电极会遮挡光线而导致正装芯片的出光面的面积受限。为了增大发光二极管的芯片的出光面积，一种倒装芯片应运而生，与正装芯片不同的是，倒装芯片的导电电极和出光面位于倒装芯片的不同侧，以避免导电电极遮挡光线。虽然这种倒装芯片克服了正装芯片的导电电极遮挡光线而导致出光面的面积受限的问题，但是这种倒装芯片采用P电极和N电极直上直下式的结构并交错分布在倒装芯片的表面，这导致在制作倒装芯片的焊接工艺过程中要求高精度的对准工艺，难度比较大，且良率较低。现有的倒装芯片采用电极二次分布的结构，其将P电极和N电极分布在倒装芯片的两端，以有利于芯片的下游厂商将其封装为最终产品，现有的倒装芯片的这种结构克服了早期的倒装芯片的结构缺陷，并且因为现有的倒装芯片便于被下游厂商封装而变得十分的流行。尽管如此，现有的倒装芯片仍然具有缺陷而影响倒装芯片的可靠性和产品良率。具体地说，在制作P电极和N电极分布在倒装芯片的两端的倒装芯片的过程中的关键工艺是电极二次分布的绝缘层制作，常规的绝缘层采用蒸镀方式制作分布式布拉格反射镜(Distributed Bragg Reflector，DBR)，其既能起到绝缘作用，又可以提高反射能力，但是蒸镀方式制作的分布式布拉格反射镜受限于蒸镀的方向性以及蒸镀蒸气颗粒尺寸，导致分布式布拉格反射镜的台阶覆盖性较差，容易导致台阶覆盖处漏电的不良现象，而一旦分布式布拉格反射镜在台阶覆盖处出现了漏电的不良现象，则导致倒装芯片失效。因为需要P电极和N电极在倒装芯片的同一侧分别导通P型层和N型层，使得现有的倒装芯片的结构中存在着非常多的台阶，由于分布式布拉格反射镜的台阶覆盖性较差，从而在台阶众多的倒装芯片的结构中更容易出现漏电的不良现象。

技术实现要素：

本实用新型的一个目的在于提供一发光二极管的倒装芯片，其中所述倒装芯片提供一分布式布拉格反射层，其中所述分布式布拉格反射层的台阶覆盖性被大幅度地提高，以避免所述倒装芯片出现漏电的不良现象，从而保证所述倒装芯片的可靠性和提高所述倒装芯片的产品良率。

本实用新型的一个目的在于提供一发光二极管的倒装芯片，其中所述倒装芯片提供一绝缘层，所述分布式布拉格反射层层叠于所述绝缘层，通过所述绝缘层隔离所述分布式布拉格反射层和所述倒装芯片的台阶的方式能够大幅度地提高所述分布式布拉格反射层的台阶覆盖性。

本实用新型的一个目的在于提供一发光二极管的倒装芯片，其中所述绝缘层为透光绝缘层，从而即便是所述绝缘层隔离所述分布式布拉格反射层和所述倒装芯片的台阶，所述分布式布拉格反射层的反射性能也不会被影响。

本实用新型的一个目的在于提供一发光二极管的倒装芯片，其中形成所述绝缘层的材料与形成所述分布式布拉格反射层的材料相近，从而保证所述分布式布拉格反射层与所述绝缘层之间的粘结性，进而保证所述倒装芯片的可靠性。

本实用新型的一个目的在于提供一发光二极管的倒装芯片，其中所述分布式布拉格反射层提供至少一对膜层，其中所述一对膜层包括一第一膜层和层叠于所述第一膜层的一第二膜层，所述第一膜层和所述第二膜层具有不同的折射率。

依本实用新型的一个方面，本实用新型提供一发光二极管的倒装芯片，其包括：

一透明的衬底；

一外延单元，其中所述外延单元包括一N型层、一有源区以及一P型层，其中所述衬底、所述N型层、所述有源区和所述P型层依次层叠，其中所述外延单元具有至少一N型层裸露部，所述N型层裸露部自所述P型层经所述有源区延伸至所述N型层；

至少一反射层，其中所述反射层生长于所述外延单元的所述P型层；

一透明的绝缘层，其中所述透明的绝缘层生长于所述外延单元的所述P型层、所述有源区和所述N型层以及生长于所述反射层；

一分布式布拉格反射层，其中所述分布式布拉格反射层生长于所述绝缘层；以及

一电极单元，其中所述电极单元包括至少一N型电极和至少一P型电极，其中所述N型电极被电连接于所述外延单元的所述N型层，所述P型电极被电连接于所述外延单元的所述P型层。

根据本实用新型的一个实施例，所述倒装芯片进一步包括至少一电流扩展层，其中所述电流扩展层生长于所述N型层，并且所述电流扩展层被电连接于所述N型层，其中所述绝缘层生长于所述电流扩展层，其中所述电极单元的所述N型电极被电连接于所述电流扩展层。

根据本实用新型的一个实施例，所述倒装芯片进一步具有至少一N型层通道和至少一P型层通道，其中所述N型层通道自所述分布式布拉格反射层经所述绝缘层延伸至所述N型层，所述N型电极的N型电极针在穿入所述N型层通道后被电连接于所述N型层，其中所述P型层通道自所述分布式布拉格反射层经所述绝缘层延伸至所述P型层，所述P型电极的P型电极针在穿入所述P型层通道后被电连接于所述P型层。

根据本实用新型的一个实施例，所述倒装芯片进一步具有至少一N型层通道和至少一P型层通道，其中所述N型层通道自所述分布式布拉格反射层经所述绝缘层延伸至所述电流扩展层，所述N型电极的N型电极针在穿入所述N型层通道后被电连接于所述电流扩展层，其中所述P型层通道自所述分布式布拉格反射层经所述绝缘层延伸至所述P型层，所述P型电极的P型电极针在穿入所述P 型层通道后被电连接于所述P型层。

根据本实用新型的一个实施例，所述分布式布拉格反射层包括至少一对膜层，其中所述一对膜层包括生长于所述绝缘层的一第一膜层和生长于所述第一膜层的一第二膜层，其中所述第一膜层和所述第二膜层具有不同的折射率。

根据本实用新型的一个实施例，所述第一膜层的折射率大于所述第二膜层的折射率。

根据本实用新型的一个实施例，所述第二膜层的折射率大于所述第一膜层的折射率。

根据本实用新型的一个实施例，所述分布式布拉格反射层包括5-40对所述膜层。

根据本实用新型的一个实施例，所述绝缘层的材料选自：氧化硅、氮化硅、氮氧化硅、氧化铝组成的材料组，其中所述分布式布拉格反射层的材料为氧化硅或氧化钛或氧化硅和氧化钛的组合。

根据本实用新型的一个实施例，所述绝缘层的厚度范围为500埃-20000埃。

依本实用新型的另一个方面，本实用新型进一步提供一发光二极管的倒装芯片的制造方法，其中所述制造方法包括如下步骤：

(a)生长一N型层于一透明的衬底；

(b)生长一有源区于所述N型层；

(c)生长一P型层于所述有源区；

(d)形成自所述P型层经所述有源区延伸至所述N型层的至少一N型层裸露部；

(e)生长至少一反射层于所述P型层；

(f)生长一透明的绝缘层于所述反射层、所述P型层、所述有源区和所述N 型层；

(g)生长一分布式布拉格反射层于所述绝缘层；以及

(h)电连接一N型电极于所述N型层和电连接一P型电极于所述P型层，以制得所述倒装芯片。

根据本实用新型的一个实施例，在所述步骤(f)之前，进一步包括步骤：生长至少一电流扩展层于所述N型层，其中所述电流扩展层被电连接于所述N型层，从而在所述步骤(f)中，所述绝缘层生长于所述电流扩展层，和在所述步骤(h)中，所述N型电极被电连接于所述电流扩展层。

根据本实用新型的一个实施例，在所述步骤(h)之前，形成自所述分布式布拉格反射层经所述绝缘层延伸至所述N型层的至少一N型层通道和形成自所述分布式布拉格反射层经所述绝缘层延伸至所述P型层的至少一P型层通道，从而在所述步骤(h)中，所述N型电极的N型电极针在穿入所述N型层通道后被电连接于所述N型层，和所述P型电极的P型电极针在穿入所述P型成通道后被电连接于所述P型层。

根据本实用新型的一个实施例，在所述步骤(f)中，进一步包括步骤：通入硅烷和一氧化二氮于一沉积设备，以藉由所述硅烷和一氧化二氮在所述沉积设备内通过沉积的方式生长所述绝缘层于所述反射层、所述P型层、所述有源区和所述N型层。

根据本实用新型的一个实施例，被通入所述沉积设备的硅烷的流量的范围为 500sccm-900sccm，一氧化二氮的流量的范围为800sccm-2000sccm，其中所述沉积设备的沉积温度的范围为100℃-299℃，其中所述沉积设备的沉积压力的范围为10mTorr-1000mTorr。

根据本实用新型的一个实施例，在所述步骤(g)中，于所述绝缘层循环生长具有不同折射率的一第一膜层和一第二膜层，以生长所述分布式布拉格反射层于所述绝缘层，其中所述第一膜层和所述第二膜层形成一对膜层。

根据本实用新型的一个实施例，所述分布式布拉格反射层包括5-40对膜层。

依本实用新型的另一个方面，本实用新型进一步提供一发光二极管的倒装芯片的制造方法，其中所述制造方法包括如下步骤：

(A)提供一倒装芯片的半成品，其中所述倒装芯片的半成品具有多个台阶；

(B)以一透明的绝缘层覆盖所述倒装芯片的半成品的这些所述台阶的方式生长所述绝缘层于所述倒装芯片的半成品；

(C)生长一分布式布拉格反射层于所述绝缘层；以及

(D)分别电连接一N型电极和一P型电极于所述倒装芯片的半成品的不同层，以制得所述倒装芯片。

根据本实用新型的一个实施例，在所述步骤(C)中，进一步包括：于所述绝缘层循环生长具有不同折射率的一第一膜层和一第二膜层，其中这些所述第一膜层和所述第二膜层形成所述分布式布拉格反射层。

根据本实用新型的一个实施例，在所述步骤(D)之前，进一步包括步骤：

形成自所述分布式布拉格反射层经所述绝缘层延伸至所述倒装芯片的半成品的一N型层的至少一N型层通道；

形成自所述分布式布拉格反射层经所述绝缘层延伸至所述倒装芯片的半成品的一P型层的至少一P型层通道；

从而，在所述步骤(D)中，所述N型电极的N型电极针以形成于所述N 型层通道的方式被电连接于所述N型层，和所述P型电极的P型电极针以形成于所述P型层通道的方式被电连接于所述P型层。

附图说明

图1是依本实用新型的一较佳实施例的一发光二极管的倒装芯片的制造过程之一的剖视示意图。

图2是依本实用新型的上述较佳实施例的所述倒装芯片的制造过程之二的剖视示意图。

图3是依本实用新型的上述较佳实施例的所述倒装芯片的制造过程之三的剖视示意图。

图4是依本实用新型的上述较佳实施例的所述倒装芯片的制造过程之四的剖视示意图。

图5是依本实用新型的上述较佳实施例的所述倒装芯片的制造过程之四五剖视示意图。

图6依本实用新型的上述较佳实施例的所述倒装芯片的制造过程之六的剖视示意图。

图7依本实用新型的上述较佳实施例的所述倒装芯片的制造过程之七的剖视示意图。

图8依本实用新型的上述较佳实施例的所述倒装芯片的制造过程之八的剖视示意图。

图9依本实用新型的上述较佳实施例的所述倒装芯片的制造过程之九的剖视示意图，其中附图9示出了所述倒装芯片的内部结构。

具体实施方式

以下描述用于揭露本实用新型以使本领域技术人员能够实现本实用新型。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本实用新型的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本实用新型的精神和范围的其他技术方案。

本领域技术人员应理解的是，在本实用新型的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本实用新型的限制。

可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。

参考本实用新型的说明书附图之附图1至图9，依本实用新型的一较佳实施例的一发光二极管的倒装芯片在接下来的描述中被揭露和被阐述，其中为了便于理解和阐述本实用新型的内容和特征，在接下来的描述中将所述发光二极管的倒装芯片简称为一倒装芯片，但本领域技术人员应当理解的而是，将所述发光二极管的倒装芯片简称为所述倒装芯片的目的仅是为了使本实用新型的说明书更为简洁和便于理解，从而本实用新型在接下来的描述中将所述发光二极管的倒装芯片简称为所述倒装芯片并不应当被视为对本实用新型的内容和范围的限制。具体地说，本实用新型的所述倒装芯片包括一衬底10、一外延单元20、至少一反射层30、一绝缘层40、一分布式布拉格反射层50以及一电极单元60。

所述外延单元20进一步包括一N型层(N型导电层)21、一有源区22以及一P型层(P型导电层)23，其中所述N型层21生长于所述衬底10，以使所述N型层21层叠于所述衬底10，其中所述有源区22生长于所述N型层21，以使所述有源区22层叠于所述N型层21，其中所述P型层23生长于所述有源区 22，以使所述P型层23层叠于所述有源区22。也就是说，所述衬底10、所述N 型层21、所述有源区22以及所述P型层23依次层叠。

所述外延单元20进一步具有一N型层裸露部24，其中所述N型层裸露部 24自所述P型层23经所述有源区22延伸至所述N型层21，以使所述N型层 21的一部分被暴露在所述N型层裸露部24。也就是说，所述N型层21和所述 P型层23在所述外延单元20的同一侧面均具有暴露面。所述N型层裸露部24 使得所述倒装芯片具有台阶。具体地说，所述N型层裸露部24的形成使得所述 P型层23的暴露面和所述N型层21的暴露面之间具有高度差，从而使得所述倒装芯片具有台阶。

优选地，所述N型层21形成所述N型层裸露部24的一部分，即，所述N 型层21在对应于所述N型层裸露部24的区域的厚度尺寸小于所述N型层21在对应于所述有源区22的区域的厚度尺寸。也就是说，所述N型层裸露部24自所述P型层23的暴露面经所述有源区22延伸至所述N型层21的中部，从而形成所述N型层21的暴露面，并且所述N型层21的暴露面被暴露在所述N型层裸露部24，从而使所述N型层21在对应于所述N型层裸露部24的区域的厚度尺寸小于所述N型层21在对应于所述有源区22的区域的厚度尺寸。

所述反射层30生长于所述外延单元20的所述P型层23，以使所述反射层 30层叠于所述外延单元20的所述P型层23。参考附图9，所述反射层30并未覆盖所述外延单元20的所述P型层23的暴露面的全部区域，从而使得所述反射层30的上表面和所述P型层23的暴露面之间具有高度差，进而使得所述倒装芯片具有台阶。

所述绝缘层40生长于所述外延单元20的所述P型层23、所述有源区22和所述N型层21以及所述反射层30，以使所述绝缘层40能够结合于所述外延单元20的所述P型层23、所述有源区22和所述N型层21以及结合于所述反射层 30，通过这样的方式，所述绝缘层40能够覆盖所述倒装芯片的台阶。优选地，所述绝缘层50是透光绝缘层。

所述分布式布拉格反射层50生长于所述绝缘层40，以使得所述分布式布拉格反射层50层叠于所述绝缘层40，从而使得所述绝缘层40隔离所述分布式布拉格反射层50与所述外延单元20和隔离所述分布式布拉格反射层50与所述反射层30。因为所述绝缘层40覆盖所述倒装芯片的台阶，从而使得所述分布式布拉格反射层50能够以所述分布式布拉格反射层50被所述绝缘层40隔离的方式覆盖所述倒装芯片的台阶，通过这样的方式，所述分布式布拉格反射层50的台阶覆盖性被大幅度地提高，以避免所述倒装芯片出现漏电的不良现象，从而保证所述倒装芯片的可靠性和提高所述倒装芯片的产品良率。也就是说，所述倒装芯片的这些台阶能够被二次绝缘覆盖，从而避免了所述倒装芯片在这些台阶位置出现漏电的不良现象，进而保证所述倒装芯片的可靠性和提高所述倒装芯片的产品良率。

所述电极单元60进一步包括至少一N型电极61和至少一P型电极62，其中所述N型电极61被电连接于所述外延单元20的所述N型层21，所述P型电极62被电连接于所述外延单元20的所述P型层23。

进一步地，所述倒装芯片具有至少一N型层通道100和至少一P型层通道 200。所述N型层通道100自所述分布式布拉格反射层50经所述绝缘层40延伸至所述外延单元20的所述N型层21，所述N型电极61具有一N型电极针611，其中所述N型电极61的所述N型电极针611经所述N型层通道100延伸至和被电连接于所述外延单元20的所述N型层21，即，所述N型电极61的所述N型电极针611在穿入所述N型层通道100后被电连接于所述N型层21。相应地，所述P型层通道200自所述分布式布拉格反射层50经所述绝缘层40延伸至所述外延单元20的所述P型层23，所述P型电极62具有一P型电极针621，其中所述P型带年纪62的所述P型电极针621经所述P型层通道200延伸至和被电连接于所述外延单元20的所述P型层23，即，所述P型电极62的所述P型电极针621在穿入所述P型层通道200后被电连接于所述P型层23。

具体地说，所述N型电极61形成于所述分布式布拉格反射层50，且所述N 型电极61的所述N型电极针611经所述N型层通道100延伸至和被电连接于所述外延单元20的所述N型层21。相应地，所述P型电极62形成于所述分布式布拉格反射层50，且所述P型电极62的所述P型电极针621经所述P型层通道 200延伸至和被电连接于所述外延单元20的所述P型层23。

进一步地，参考附图9，所述倒装芯片包括至少一电流扩展层70，其中所述电流扩展层70生长于所述外延单元20的所述N型层21的暴露面，以使所述电流扩展层70层叠于所述外延单元20的所述N型层21的暴露面，且所述电流扩展层70被电连接于所述N型层21。也就是说，所述电流扩展层70被保持在所述N型层裸露部24，并且所述电流扩展层70与所述有源区22和所述P型层23 均具有安全距离，这种结构形成所述倒装芯片的台阶。所述绝缘层40生长于所述电流扩展层70，以使所述绝缘层40层叠于所述电流扩展层70。所述倒装芯片的所述N型层通道100自所述分布式布拉格反射层50经所述绝缘层40延伸至所述电流扩展层70，其中所述N型电极61形成于所述分布式布拉格反射层50，且所述N型电极61的所述N型电极针611经所述N型层通道100延伸至和被电连接于所述电流扩展层70。

当激发电流自所述倒装芯片的所述电极单元60的所述N型电极61经所述电流扩展层70作用于所述外延单元20的所述N型层21和自所述P型电极62 作用于所述外延单元20的所述P型层23时，所述有源区22能够产生光线，并且所述有源区22产生的一部分光线能够直接经由所述衬底10向外界辐射，所述有源区22产生的另一部分光线能够经所述反射层20和在穿过所述绝缘层40后被所述分布式布拉格反射层50的反射。并再次穿过所述衬底10向外界辐射，从而本实用新型的所述倒装芯片通过提供所述分布式布拉格反射层50的方式，能够增加所述分布式布拉格反射层50和所述反射层30形成的反射面的面积，从而大幅度地增加所述倒装芯片的所述外延单元20的所述P型层23没有被所述反射层30覆盖的区域的反射率，进而提高所述发光二极管的亮度。

也就是说，在本实用新型的所述倒装芯片中，所述衬底10为透明衬底，以允许所述有源区22查收呢还给你的光线能够经所述衬底10向外界辐射。例如，所述衬底10可以是但不限于蓝宝石衬底。优选地，所述外延单元20的所述N 型层21可以是但不限于N型氮化镓层，所述P型层23可以是但不限于P型氮化镓层。

进一步地，本实用新型的说明书附图之附图1至图9示出了所述倒装芯片的制造过程。

在附图1示出的阶段，提供透明的所述衬底10，以在后续允许所述倒装芯片产生的光线穿过所述衬底10后向外辐射。值得一提的是，所述衬底10的材质在本实用新型的所述倒装芯片中不受限制，其只要能够透光即可。例如，在本实用新型的所述倒装芯片的一个具体示例中，所述倒装芯片的所述衬底10可以是但不限于蓝宝石衬底。

在附图2示出的阶段，依次在所述衬底10上生长所述外延单元20的所述N 型层21、所述有源区22和所述P型层23，从而使得所述衬底10、所述N型层 21、所述有源区22和所述P型层23依次层叠。例如，在本实用新型的所述倒装芯片的一个较佳示例中，可以利用但不限于金属有机化合物化学气相沉淀设备 (Metal-Organic Chemical Vapor Deposition，MOCVD)依次自所述衬底10生长所述N型层21、自所述N型层21生长所述有源区22和自所述有源区22生长所述P型层23，从而使得所述衬底10、所述N型层21、所述有源区22和所述 P型层23依次层叠。

在附图3示出的阶段，在所述外延单元20上形成所述N型层裸露部24，以使所述N型层裸露部24自所述P型层23的暴露面经所述有源区22延伸至所述 N型层21，从而使得所述N型层21具有暴露面。可以理解的是，所述N型层 21的暴露面暴露在所述外延单元20的所述N型层裸露部24。因为所述外延单元20形成供所述N型层21具有暴露面的所述N型层裸露部24，从而所述倒装芯片具有台阶。

值得一提的是，在所述外延单元20上形成所述N型层裸露部24的方式在本实用新型的所述倒装芯片中不受限制。例如，在本实用新型的所述倒装芯片的一个较佳示例中，可以通过蚀刻工艺在所述外延单元20形成所述N型层裸露部 24。具体地说，首先使用正胶光刻胶对所述外延单元20进行光刻，以使所述外延单元20的需要被蚀刻的区域裸露。在使用正胶光刻胶对所述外延单元20进行光刻时，设定光刻胶的厚度为3μm-5μm(包括3μm和5μm)。优选地，在使用正胶光刻胶对所述外延单元20进行光刻后，可以对所述外延单元20进行烘烤。然后，对所述外延单元20的需要被蚀刻的区域进行干法蚀刻，例如，可以利用但不限于电感耦合等离子体机台((Inductive Coupled Plasma Emission Spectrometer，ICP)对所述外延单元20的需要被蚀刻的区域进行干法蚀刻。在对所述外延单元20进行干法蚀刻时使用到的气体可以是氯气(Cl2)、三氯化硼 (BCl3)、氩气(Ar)。对所述外延单元20进行干法蚀刻的蚀刻深度可以是0.9 μm-2μm(包括0.9μm和2μm)，以得到自所述外延单元20的所述P型层 23的暴露面经所述有源区22延伸至所述N型层21的所述N型层裸露部24。

还值得一提的是，所述外延单元20的所述N型层裸露部24的延伸深度在本实用新型的所述倒装芯片中不受限制，只要能够暴露所述N型层21而使所述 N型层21具有暴露面即可。

在对所述外延单元20完成蚀刻而在所述外延单元20形成自所述P型层23 经所述有源区22延伸至所述N型层21的所述N型层裸露部24之后，去除所述外延单元20的表面的残余的光刻胶，以得到附图3示出的所述倒装芯片的半成品。

参考附图4，生长所述反射层30于所述外延单元20的所述P型层23的暴露面，以使所述反射层30层叠于所述外延单元20的所述P型层23。优选地，所述反射层20是银反射层，以提高所述反射层20的反射率，从而保证所述发光二极管的亮度。具体地说，首先在所述外延单元20的所述P型层23的暴露面确定需要层叠所述反射层30的区域，然后在该区域形成所述反射层30，从而使得所述反射层30层叠于所述外延单元20的所述P型层23。优选地，在所述外延单元20的所述P型层23的暴露面确定需要层叠所述反射层30的区域后，可以利用沉淀的方式在该区域形成所述反射层30，以使所述反射层30层叠于所述外延单元20的所述P型层23的暴露面。参考附图4，所述反射层30并未覆盖所述外延单元20的所述P型层23的暴露面的全部区域，从而使得所述倒装芯片具有台阶。

更具体地说，可以使用负胶在所述外延单元20的所述P型层23光刻出需要沉积的反射层的图形，然后使用蒸镀或者溅射镀膜的方式在光刻出的反射层的图形沉积出所述反射层30，此时，所述反射层30形成在所述外延单元20的所述P 型层23的暴露面。例如，在本实用新型的所述倒装芯片的一个更具体的示例中，可以使用负胶在所述外延单元20的所述P型层23光刻出需要沉积的Mirror结构的图形，然后使用蒸镀或者溅射镀膜的方式在所述外延单元20的所述P型层 23的暴露面沉积出一Mirror层。也就是说，在本实用新型的所述倒装芯片的一个具体的示例中，形成在所述外延单元20的所述P型层23的暴露面的所述反射层30可以是形成在所述外延单元20的所述P型层23的暴露面的所述Mirror层。

优选地，所述反射层30采用银(Ag)和钛钨(TiW)的层叠结构，其中银 (Ag)的厚度尺寸为100埃-5000埃(包括100埃和5000埃)，钛钨(TiW)的厚度尺寸为200埃-5000埃(包括200埃和5000埃)。

当使用负胶在所述外延单元20的所述P型层23光刻出需要沉积的反射层的图形，和使用蒸镀或者溅射镀膜工艺在光刻出的反射层的图形沉积出所述反射层 30之后，可以对所述倒装芯片的半成品进一步处理。例如，首先剥离掉多余的金属层，然后再去除所述倒装芯片的半成品的表面残留的光刻胶。在本实用新型的所述倒装芯片中，剥离掉所述倒装芯片的半成品的多余的金属层的方式不受限制，例如可以采用蓝膜工艺剥离掉所述倒装芯片的半成品的表面残留的光刻胶。

参考附图5，在所述外延单元20的所述N型层21的暴露面生长所述电流扩展层70，以使所述电流扩展层70层叠于所述N型层21的暴露面，并且所述电流扩展层70被电连接于所述N型层21。值得一提的是，所述电流扩展层70的材质在本实用新型的所述倒装芯片中不受限制，例如所述电流扩展层70可以是但不限于电流扩展金属层。因为生长于所述N型层21的暴露面的所述电流扩展层70被保持在所述N型层裸露部24，并且所述电流扩展层70与所述有源区22 和所述P型层23之间分别具有安全距离，从而使得所述倒装芯片具有台阶。

具体地说，可以使用负胶在所述外延单元20的所述N型层21光刻出需要沉积的电流扩展层的图形，然后使用蒸镀或者溅射镀膜的方式在光刻出的电流扩展层的图形沉积出所述电流扩展层70，其中所述电流扩展层70的周壁与所述有源区22之间具有安全距离，且所述电流扩展层70的周壁与所述P型层23之间安全距离，以避免所述电流扩展层70接触所述有源区22和避免所述电流扩展层 70接触所述P型层23。例如，在本实用新型的所述倒装芯片的一个更具体的示例中，可以使用负胶在所述外延单元20的所述N型层21光刻出需要沉积的电流扩展层的图形，然后使用蒸镀或者溅射镀膜的方式在所述N型层21沉积出被保持在所述N型层裸露部24的所述电流扩展层70。优选地，所述电流扩展层 70的结构为铬(Cr)、铝(Al)、钛(Ti)铂(Pt)金(Au)、镍(Ni)电极结构。也就是说，形成所述电流扩展层70的材料选自：铬(Cr)、铝(Al)、钛(Ti)铂(Pt)金(Au)、镍(Ni)组成的材料组。具体地说，所述电流扩展层70的材料可以选择铬(Cr)、铝(Al)、钛(Ti)铂(Pt)金(Au)、镍(Ni) 中的一种材料，也可以选择铬(Cr)、铝(Al)、钛(Ti)铂(Pt)金(Au)、镍(Ni)中的两种以上的材料。

当使用负胶在所述外延单元20的所述N型层21光刻出需要沉积的电流扩展层的图形，和使用蒸镀或者溅射镀膜工艺在光刻出的电流扩展层的图形沉积出所述电流扩展层70之后，可以对所述倒装芯片的半成品进一步处理。例如，首先剥离掉多余的金属层，然后再去除所述倒装芯片的半成品的表面残留的光刻胶。在本实用新型的所述倒装芯片中，剥离掉所述倒装芯片的半成品的多余的金属层的方式不受限制，例如可以采用蓝膜工艺剥离掉所述倒装芯片的半成品的表面残留的光刻胶。

因为在所述外延单元20的所述N型层21的暴露面生长被保持在所述N型层裸露部24的所述电流扩展层70，从而使得所述倒装芯片具有台阶。

参考附图6，在所述倒装芯片的半成品上生长所述绝缘层40，以使所述绝缘层40覆盖所述倒装芯片的这些台阶。具体地说，在所述外延单元20的所述N 型层21的暴露面和所述P型层22的暴露面、所述反射层30以及所述电流扩展层70分别生长所述绝缘层40，以藉由所述绝缘层40覆盖所述倒装芯片的这些台阶。

具体地说，可以利用一个等离子体增强化学气相沉积设备(Plasma Enhanced Chemical Vapor Deposition，PECVD)在所述外延单元20的所述N型层21的暴露面和所述P型层22的暴露面、所述反射层30以及所述电流扩展层70分别生长所述绝缘层40。所述绝缘层40的材料在本实用新型的所述倒装芯片中不受限制，例如所述绝缘层40可以是但不限于SiO2。

更具体地说，将硅烷(SiH4)和一氧化二氮(N2O)通入所述等离子体增强化学气相沉积设备，其中硅烷的流量为500sccm-900sccm(包括500sccm和 900sccm)，其中一氧化二氮的流量为800sccm-2000sccm(包括800sccm和 2000sccm)，其中沉淀温度为100℃-299℃(包括100℃和299℃)，沉积压力为10mTorr-1000mTorr(包括10mTorr和1000mTorr)，在上述这样的条件下，硅烷和一氧化二氮能够在所述外延单元20的所述N型层21的暴露面和所述P 型层22的暴露面、所述反射层30以及所述电流扩展层70生长所述绝缘层40，以藉由所述绝缘层40覆盖所述倒装芯片的这些台阶。

所述绝缘层40的厚度在本实用新型的所述倒装芯片中不受限制，例如在本实用新型的所述倒装芯片的一个较佳示例中，所述绝缘层40的厚度范围可以是 500埃-2000埃(包括500埃和2000埃)。

参考附图7，在所述绝缘层40生长所述分布式布拉格反射层50，以使得所述分布式布拉格反射层50层叠于所述绝缘层40，从而使得所述绝缘层40隔离所述分布式布拉格反射层50与所述外延单元20和隔离所述分布式布拉格反射层 50与所述反射层30。因为所述绝缘层40覆盖所述倒装芯片的这些台阶，从而使得所述分布式布拉格反射层50能够以所述分布式布拉格反射层50被所述绝缘层 40隔离的方式覆盖所述倒装芯片的这些台阶，通过这样的方式，所述分布式布拉格反射层50的台阶覆盖性被大幅度地提高，以避免所述倒装芯片出现漏电的不良现象，从而保证所述倒装芯片的可靠性和提高所述倒装芯片的产品良率。

在本实用新型的所述倒装芯片的一个较佳示例中，可以使用蒸镀方式在所述绝缘层40生长所述分布式布拉格反射层50，以使所述分布式布拉格反射层50 层叠于所述绝缘层40。优选地，所述分布式布拉格反射层50使用使用氧化硅、氧化钛的层叠结构，以提高所述分布式布拉格反射层50的反射率，从而有利于提高所述发光二极管的整体亮度。具体地说，所述分布式布拉格反射层50包括至少一对膜层51，其中所述一对膜层51包括生长于所述绝缘层40的一第一膜层51a和生长于所述第一膜层51a的一第二膜层51b，其中所述第一膜层51a和所述第二膜层51b具有不同的折射率。例如，在本实用新型的所述倒装芯片的一个较佳示例中，所述分布式布拉格反射层50的所述第一膜层51a的折射率大于所述第二膜层51b的折射率。而在本实用新型的所述倒装芯片的另一个较佳示例中，所述分布式布拉格反射层50的所述第一膜层51a的折射率小于所述第二膜层51b的折射率。值得一提的是，针对所述倒装芯片的不同波长可以设计出不同对数的膜层，例如在本实用新型的所述倒装芯片的一个具体示例中，所述分布式布拉格反射层50的膜层的对数可以是但不限于5对-40对(包括5对和40对)。

因为所述分布式布拉格反射层50的材料与所述绝缘层40的材料相邻，从而保证所述分布式布拉格反射层50与所述绝缘层40之间的粘结性，进而保证所述倒装芯片的可靠性和稳定性。

另外，因为层叠于所述外延单元20的所述P型层23的所述反射层30无法覆盖所述P型层23的暴露面的整个区域，这使得所述P型层23的把偶棉的至少一部分是不能反射所述有源区22产生的光线的。在本实用新型的所述倒装芯片中，所述P型层23的没有被所述反射层30覆盖的区域进一步被所述分布式布拉格反射层50覆盖，以增加所述反射层30和所述分布式布拉格反射层50形成的反射面的面积，这种方式能够提高所述倒装芯片的反射率，这对于大幅度地提高所述发光二极管的整体亮度是非常重要的。

参考附图8，形成所述倒装芯片的所述N型层通道100和所述P型层通道 200，其中所述N型层通道100自所述分布式布拉格反射层50经所述绝缘层40 延伸至所述电流扩展层70，所述P型层通道200自所述分布式布拉格反射层50 经所述绝缘层40延伸至所述P型层23。

具体地说，在本实用新型的所述倒装芯片的一个较佳示例中，首先使用正胶光刻胶对所述分布式布拉格反射层50进行光刻，以使所述分布式布拉格反射层 50的需要被蚀刻的区域裸露。然后，利用ICP机台对所述分布式布拉格反射层 50和所述绝缘层40进行蚀刻，以分别形成对应于所述电流扩展层70的所述N 型层通道100和对应于所述P型层23的所述P型层通道200。

参考附图9，在所述分布式布拉格反射层50的外侧面的不同区域分别形成所述N型电极61和所述P型电极62，其中所述N型电极61的所述N型电极针 611经所述N型层通道100延伸至和被电连接于所述电流扩展层70，所述P型电极72的所述P型电极62的所述P型电极针621经所述P型层通道200延伸至和被电连接于所述P型层23，以制得所述倒装芯片。

具体地说，在本实用新型的所述倒装芯片的一个具体的示例中，可以通过在所述分布式布拉格反射层50的外侧面进行负胶光刻和剥离的方式形成所述N型电极61和所述P型电极62。更具体地说，可以使用负胶在所述分布式布拉格反射层50的外侧面光刻出需要沉积的电极的图形，然后使用蒸镀或者溅射镀膜的方式在光刻出的电极的图形沉积出所述N型电极61和所述P型电极62，其中所述N型电极61的所述N型电极针611经所述N型层通道100延伸至和被电连接于所述电流扩展层70，相应地，所述P型电极62的所述P型电极针621经所述 P型层通道200延伸至和被电连接于所述P型层23。当使用负胶在所述分布式布拉格反射层50的外侧面光刻出需要沉积的电极的图形，和使用蒸镀或者溅射镀膜的工艺在光刻出的电极的图形沉积出所述N型电极61和所述P型电极62之后，可以对所述倒装芯片的半成品进行进一步处理，以得到所述倒装芯片。例如，首先剥离掉多余的金属层，然后再去除所述倒装芯片的半成品的表面残留的光刻胶。在本实用新型的所述倒装芯片中，剥离掉所述倒装芯片的半成品的多余的金属层的方式不受限制，例如可以采用蓝膜工艺剥离掉所述倒装芯片的半成品的表面残留的光刻胶，以得到所述倒装芯片。

优选地，所述N型电极61和所述P型电极62的结构为铬(Cr)、铝(Al)、钛(Ti)、铂(Pt)、金(Au)、镍(Ni)、金锡(AuSn)电极结构。也就是说，所述N型电极60和所述P型电极70的电极结构的材料选自：铬(Cr)、铝(Al)、钛(Ti)、铂(Pt)、金(Au)、锡(Sn)、镍(Ni)、金锡(AuSn) 组成的材料组。具体地说，所述N型电极60和所述P型电极70的电极结构的材料可以选择铬(Cr)、铝(Al)、钛(Ti)、铂(Pt)、金(Au)、锡(Sn)、镍(Ni)、金锡(AuSn)中的一种材料，也可以选择铬(Cr)、铝(Al)、钛 (Ti)、铂(Pt)、金(Au)、锡(Sn)、镍(Ni)、金锡(AuSn)中的两种以上的材料。所述N型电极61的厚度尺寸和所述P型电极62的厚度尺寸范围为0μm-7μm(包括7μm)。

依本实用新型的一个方面，本实用新型提供一发光二极管的倒装芯片的制造方法，其中所述制造方法包括如下步骤：

(a)生长一N型层21于一透明的衬底10；

(b)生长一有源区22于所述N型层21；

(c)生长一P型层23于所述有源区22；

(d)形成自所述P型层23经所述有源区22延伸至所述N型层21的至少一N型层裸露部24；

(e)生长至少一反射层30于所述P型层23；

(f)生长一透明的绝缘层40于所述反射层30、所述P型层23、所述有源区22和所述N型层21；

(g)生长一分布式布拉格反射层50于所述绝缘层40；以及

(h)电连接一N型电极61于所述N型层21和电连接一P型电极62于所述P型层23，以制得所述倒装芯片。

进一步地，在所述步骤(f)之前，所述制造方法进一步包括步骤：生长至少一电流扩展层70于所述N型层21，其中所述电流扩展层70被电连接于所述N 型层21，从而在所述步骤(f)中，所述绝缘层40生长于所述电流扩展层70，和在所述步骤(h)中，所述N型电极61被电连接于所述电流扩展层70。

依本实用新型的一个方面，本实用新型提供一发光二极管的倒装芯片的制造方法，其中所述制造方法包括如下步骤：

(A)提供一倒装芯片的半成品，其中所述倒装芯片的半成品具有多个台阶；

(B)以一透明的绝缘层40覆盖所述倒装芯片的半成品的这些所述台阶的方式生长所述绝缘层40于所述倒装芯片的半成品；

(C)生长一分布式布拉格反射层50于所述绝缘层40；以及

(D)分别电连接一N型电极61和一P型电极62于所述倒装芯片的半成品的不同层，以制得所述倒装芯片。

值得注意的是，在本实用新型的说明书附图之附图1至图9中示出的所述衬底10、所述N型层21、所述有源区22、所述P型层23、所述反射层30、所述绝缘层40、所述分布式布拉格反射层50和所述电流扩展层70的厚度仅为示例性的说明，其并不表示所述衬底10、所述N型层21、所述有源区22、所述P型层23、所述反射层30、所述绝缘层40、所述分布式布拉格反射层50和所述电流扩展层70的真实厚度。并且所述衬底10、所述N型层21、所述有源区22、所述P型层23、所述反射层30、所述绝缘层40、所述分布式布拉格反射层50 和所述电流扩展层70之间的真实厚度比例也并不像附图1至图9中示出的那样。另外，所述N型电极61和所述P型电极62的尺寸与所述倒装芯片的其他层的尺寸比例也并不受限于附图1至图9中示出的那样。

本领域的技术人员可以理解的是，以上实施例仅为举例，其中不同实施例的特征可以相互组合，以得到根据本实用新型揭露的内容很容易想到但是在附图中没有明确指出的实施方式。

本领域的技术人员应理解，上述描述及附图中所示的本实用新型的实施例只作为举例而并不限制本实用新型。本实用新型的目的已经完整并有效地实现。本实用新型的功能及结构原理已在实施例中展示和说明，在没有背离所述原理下，本实用新型的实施方式可以有任何变形或修改。