一种简单的肖特基二极管芯片的制作方法

一种简单的肖特基二极管芯片，属于半导体制造技术领域。

背景技术：

近年来由于肖特基势垒二极管（Schottky Barrier Diode，简称SBD）的低导通压降和极短的反向恢复时间对电路系统效率提高引起了人们高度重视并应用广泛。SBD有三个特点较为突出：（1）因为肖特基势垒高度小于PN结势垒高度，SBD的开启电压和导通压降均比PIN二极管小，可以降低电路中的功率损耗到较低水平；（2）SBD的结电容较低，它的工作频率高达100GHz；（3）SBD是不存在少数载流子的注入，因此开关速度更快，自身反向恢复时间只是肖特基势垒电容的充放电时间。

随着肖特基二极管技术的不断发展，如图21所示的沟槽式MOS势垒肖特基二极管（Trench MOS-Barrier SBD，简称TMBS）以及如图22所示的结势垒肖特基二极管（Junction Barrier SBD，简称JBS）作为两种改进型的肖特基二极管被广泛应用。

其中结势垒肖特基二极管结构的典型特点是在传统的肖特基二极管的外延层上集成多个PN结呈现梳状。结势垒肖特基二极管在零偏和正偏时肖特基接触部分导通，PN结部分不导通；结势垒肖特基二极管在反偏时PN结耗尽区展宽以致夹断电流通道，有效抑制肖特基势垒降低效应及有效控制反向漏流。所以结势垒肖特基二极管的突出优点是拥有肖特基势垒二极管的通态和快速开关特性，还有PIN二极管的关态和低泄漏电流特性。

而TMBS产品设计的主要优势是其将平面肖特基器件表面的最大电场转移到沟道底部的外延内部的能力。这样就可以抑制势垒下降效应，降低给定肖特基势垒的反向泄漏，这意味着TMBS产品可以利用比平面肖特基整流器更低的电阻率和更低的势垒外延，实现正向电压和开关增益。

但是在现有技术中的无论是JBS产品还是TMBS产品，在产品以及工艺上都存在有如下缺陷：（1）在芯片的外侧均需要设置耐压环，而在耐压环的底部形成有弧形面，而弯曲弧度越大电势线越密，电场强度越大，因此大大影响了芯片的耐压性能，同时在耐压环的外侧需要设置绝缘层16（见图22），工艺结构较为复杂。（2）现有技术中生产工艺较为复杂，需要至少三次光刻工艺，生产成本较高。

技术实现要素：

本实用新型要解决的技术问题是：克服现有技术的不足，提供一种通过设置与耐压环底部垂直的绝缘侧壁，取消了现有技术中耐压环弯曲弧度部位，从而提高了芯片的耐压性能的简单的肖特基二极管芯片。

本实用新型解决其技术问题所采用的技术方案是：该简单的肖特基二极管芯片，包括衬底以及设置在衬底上方的外延层，在外延层的两侧分别设置有耐压环，在外延层表面设置有肖特基界面，其特征在于：在耐压环的外侧设置有绝缘侧壁，绝缘侧壁包括绝缘沟槽以及填充在绝缘沟槽内的绝缘材料，绝缘侧壁与耐压环的底面垂直设置，绝缘侧壁自耐压环的上部向下依次穿过耐压环、外延层后开设在衬底内部，芯片切割位置为耐压环中部的绝缘材料处。

优选的，所述的耐压环包括耐压环沟槽，在耐压环沟槽的内壁上设置有沟槽内氧化层，在耐压环沟槽内还填充有多晶硅。

优选的，在所述的耐压环沟槽之间还设置有若干有源区沟槽，在有源区沟槽的内壁上设置有沟槽内氧化层，在有源区沟槽内填充有多晶硅。

优选的，所述的耐压环为与外延层半导体类型相反的半导体材质。

优选的，在所述耐压环的内侧还设置有若干有源区内结，有源区内结为与外延层半导体类型相反的半导体材质。

优选的，在所述外延层的表面还设置有阳极金属层。

优选的，在所述衬底的底面还设置有阴极金属层。

与现有技术相比，本实用新型所具有的有益效果是：

1、在本简单的肖特基二极管芯片中，通过设置与耐压环底部垂直的绝缘侧壁，取消了现有技术中耐压环弯曲弧度部位，从而提高了芯片的耐压性能。

2、在本简单的肖特基二极管芯片中，芯片切割位置为耐压环中部的绝缘材料处，由于绝缘侧壁的设置，电流不会从肖特基芯片的侧部流通而形成漏流，代替了现有技术的肖特基芯片外侧的绝缘层，因此省去了进行现有技术中的第二道和第三道光刻步骤，其工艺复杂程度及生产成本上大大降低。

3、针对结势垒肖特基二极管而言，芯片有源区内结的间距依据耐压进行调整，在反偏时PN结耗尽区展宽实现电流通道的夹断，有效抑制了肖特基势垒降低效应。

4、针对沟槽式MOS势垒肖特基二极管而言，芯片的有源区沟槽的间距依据耐压进行调整，在反偏时有源区沟槽耗尽区展宽实现电流通道的夹断，有效抑制了肖特基势垒降低效应。

附图说明

图1为实施例1简单的肖特基二极管芯片结构示意图。

图2~图11为实施例1简单的肖特基二极管芯片工艺流程图。

图12为实施例2简单的肖特基二极管芯片结构示意图。

图13~图20为实施例2简单的肖特基二极管芯片工艺流程图。

图21为现有技术沟槽式MOS势垒肖特基二极管结构示意图。

图22为现有技术结势垒肖特基二极管结构示意图。

其中：1、阳极金属层 2、沟槽内氧化层 3、耐压环沟槽 4、外延层 5、有源区沟槽 6、衬底 7、肖特基界面 8、阴极金属层 9、多晶硅 10、绝缘侧壁 11、第一氧化层 12、光阻层 13、绝缘沟槽 14、切割线 15、有源区内结 16、绝缘层。

具体实施方式

图1~11是本实用新型的最佳实施例，下面结合附图1~20对本实用新型做进一步说明。

实施例1：

在本实施例中，以沟槽式MOS势垒肖特基二极管作为实例进行详细说明。

如图1所示，一种简单的肖特基二极管芯片，包括衬底6，在衬底6的上方为外延层4，在外延层4的表面间隔设置有若干耐压环沟槽3，在相邻两个耐压环沟槽3之间还设置有若干有源区沟槽5，在有源区沟槽5以及耐压环沟槽3的内壁上均设置有沟槽内氧化层2，在有源区沟槽5以及耐压环沟槽3的内部均由多晶硅9进行填充。在外延层4的表面未开设有源区沟槽5以及耐压环沟槽3的位置形成肖特基界面7。还设置有阳极金属层1和阴极金属层8，其中阳极金属层1覆盖在多晶硅9以及肖特基界面7的表面，用于引出本简单的肖特基二极管芯片的阳极，阴极金属层8覆盖在衬底6的底面，用于引出本简单的肖特基二极管芯片的阴极。

在本简单的肖特基二极管芯片的两侧分别竖直设置有绝缘侧壁10，绝缘侧壁10开设在耐压环的中部，并自阳极金属层1向下依次穿过耐压环、外延层4开设置衬底6的内部，由于绝缘侧壁10 垂直位于耐压环的中部，因此在耐压环外侧的底部取消了弯曲形成的弧形面，降低了其电场强度，提高了本简单的肖特基二极管芯片的耐压性能。简单的肖特基二极管芯片的有源区沟槽5的间距依据耐压进行调整，在反偏时有源区沟槽5耗尽区展宽实现电流通道的夹断，有效抑制了肖特基势垒降低效应。

如图2~11所示，制成如图1所示的简单的肖特基二极管芯片，包括如下步骤：

步骤1，在衬底6的上方形成外延层4，然后在外延层4的表面进行第一次氧化处理，在外延层4的表面形成第一氧化层11，然后在外延层4的表面进行一道光刻制程，刻蚀出耐压环沟槽3和有源区沟槽5，如图2所示。

步骤2，在外延层4的上表面进行第二次氧化处理，形成第二层氧化层，第二氧化层即为沟槽内氧化层2，如图3所示。

步骤3，在外延层4上表面进行多晶硅9的沉积工艺，在耐压环沟槽3和有源区沟槽5同时沉积多晶硅9，如图4所示。

步骤4，在表面进行化学机械抛光等工艺，将外延层4上表面的多晶硅9及氧化层去除，如图5所示。

步骤5，在外延层4上表面溅射或沉积肖特基界面金属（例如钛、铂、钼、钒、钨、铝等）、退火等工艺形成肖特基界面7，如图6所示。

步骤6，在外延层4的表面进行正面金属蒸发，形成阳极金属层1，并在阳极金属层1的表面沉积形成光阻层12，如图7~8所示。

步骤7，在外延层4两侧的耐压环中部进行切割形成一个绝缘沟槽13，绝缘沟槽13自光阻层12向下依次穿过阳极金属层1、耐压环、外延层4开设置衬底6的内部，并进行干法蚀刻等工序修复绝缘沟槽13的缺陷，如图9所示。

步骤8，在绝缘沟槽13内填充绝缘材料，将光阻层12上的绝缘物刻蚀掉再将光阻层12去除，或通过去除光阻层12工序将光阻层12上的绝缘物一同剥离，如图10所示。

步骤9，进行衬底6底面进行背部研磨、背部金属蒸发，形成阴极金属层8，然后自预设在耐压环中部的切割线14对芯片进行切割，如图11所示，切割完成后形成如图1所示的简单的肖特基二极管芯片。

实施例2：

在本实施例中，以结势垒肖特基二极管作为实例进行详细说明。

如图12所示，一种简单的肖特基二极管芯片，包括衬底6，在衬底6的上方为外延层4，在外延层4的两侧设置有耐压环，在相邻两个耐压环之间还设置有若干有源区内结15。在外延层4的表面未开设有源区内结15以及耐压环的位置形成肖特基界面7。还设置有阳极金属层1和阴极金属层8，其中阳极金属层1覆盖在有源区内结15、耐压环以及肖特基界面7的表面，用于引出本简单的肖特基二极管芯片的阳极，阴极金属层8覆盖在衬底6的底面，用于引出本简单的肖特基二极管芯片的阴极。衬底6以及外延层4为N型半导体，有源区内结15以及耐压环为P+型半导体。

在本简单的肖特基二极管芯片的两侧分别竖直设置有绝缘侧壁10，绝缘侧壁10开设在耐压环的中部，并自阳极金属层1向下依次穿过耐压环、外延层4开设置衬底6的内部，由于绝缘侧壁10 垂直位于耐压环的中部，因此在耐压环外侧的底部取消了弯曲形成的弧形面，降低了其电场强度，提高了本简单的肖特基二极管芯片的耐压性能。简单的肖特基二极管芯片的有源区内结15的间距依据耐压进行调整，在反偏时PN结耗尽区展宽实现电流通道的夹断，有效抑制了肖特基势垒降低效应。

如图13~18所示，制成如图12所示的简单的肖特基二极管芯片，包括如下步骤：

步骤1，在衬底6的上方形成外延层4，然后在外延层4的表面进行氧化处理，在外延层4的表面形成第一氧化层11，然后在有源区内结15以及耐压环的位置对第一氧化层11进行光刻，露出外延层4的表面，如图13所示。

步骤2，在光刻后的外延层4的上表面注入硼离子并进行扩散，同时形成有源区内结15和耐压环，如图14所示。

步骤3，将外延层4上表面的第一氧化层11去除，如图15所示。

步骤4，在外延层4上表面溅射或沉积肖特基界面金属（例如钛、铂、钼、钒、钨、铝等）、退火等工艺形成肖特基界面7，如图16所示。

步骤5，在外延层4的表面进行正面金属蒸发，形成阳极金属层1，并在阳极金属层1的表面沉积形成光阻层12，如图17所示。

步骤6，在外延层4两侧的耐压环中部进行切割形成一个绝缘沟槽13，绝缘沟槽13自光阻层12向下依次穿过阳极金属层1、耐压环、外延层4开设置衬底6的内部，并进行干法蚀刻等工序修复绝缘沟槽13的缺陷，如图18所示。

步骤7，在绝缘沟槽13内填充绝缘材料，将光阻层12上的绝缘物刻蚀掉再将光阻层12去除，或通过去除光阻层12工序将光阻层12上的绝缘物一同剥离，如图19所示。

步骤8，进行衬底6底面进行背部研磨、背部金属蒸发，形成阴极金属层8，然后自预设在耐压环中部的切割线14对芯片进行切割，如图20所示，完成切割后形成如图12所示的简单的肖特基二极管芯片。

以上所述，仅是本实用新型的较佳实施例而已，并非是对本实用新型作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本实用新型技术方案的保护范围。