小外形晶体管SOT封装结构的制作方法

本实用新型涉及半导体封装领域，特别是涉及一种小外形晶体管SOT封装结构。

背景技术：

在电路板的制作过程中，伴随着成本的控制和成品小小型化的要求，对集成电路器件的密度要求越来越高，同时还不能降低产品的可靠性，因而出现了小外型晶体管SOT23封装结构。SOT23封装结构包含SOT23-3和SOT23-5封装形式。

如图1所示为小外形晶体管SOT23-3封装结构的示意图，该SOT23-3封装结构包括引线框架和塑封于引线框架外的塑封体10，该引线框架包括位于塑封体上侧的第一管脚11以及位于塑封体下侧间隔设置的第二管脚12和第三管脚13。这种封装结构生产的产品类型受限。

如图2所示为小外形晶体管SOT23-5封装结构的示意图，该SOT23-5封装结构包括引线框架和塑封于引线框架外的塑封体20，该引线框架包括位于塑封体上侧间隔设置的第一管脚21和第二管脚22，以及位于塑封体下侧间隔设置的第三管脚23、第四管脚24和第五管脚25。这种封装结构特别容易出现高压爬电现象，从而增加了产品的制造难度和不良品的产出。

技术实现要素：

基于此，有必要针对上述问题，提供一种小外形晶体管SOT封装结构。

一种小外形晶体管SOT封装结构，所述的SOT封装结构包括：引线框架和塑封于引线框架外的塑封体，所述引线框架包括位于所述塑封体上侧间隔布置的第一管脚和第二管脚以及位于所述塑封体下侧间隔布置的第三管脚和第四管脚，所示第一管脚和所述第二管脚相向的两边的距离大于1mm，所述第三管脚和所述第四管脚相向的两边的距离大于1mm,所述引线框架的中部设置有基岛，用于贴合芯片。

上述SOT封装结构通过设置四个管脚，满足了大部分产品的封装要求，同时增加了管脚之间的距离，实现了良好的爬电保护，降低了产品的制造难度从而降低了不良品的产出。

在其中一个实施例中，所述第一管脚和所述第三管脚在纵向方向上相对应，所述第二管脚和所述第四管脚在纵向方向上相对应。

在其中一个实施例中，所述塑封体的长度为2.80mm-3.00mm之间，所述塑封体的宽度为1.50mm-1.70mm之间。

在其中一个实施例中，所述第一管脚和所述的第二管脚相背的两边与所述塑封体的边沿相距0.335mm，或者所述第三管脚和所述第四管脚相背的两边和所述塑封体的边沿相距0.335mm。

在其中一个实施例中，所述第一管脚和所述第二管脚的相背的两边、以及所述第三管脚和所述第四管脚相背的两边均与所述塑封体的边沿相距0.335mm。

在其中一个实施例中，所述的塑封体的宽度为1.60mm，所述塑封体的长度为2.92mm。

在其中一个实施例中，所述第一管脚中心和所述第二管脚中心相距1.90mm，或者，所述第三管脚中心和所述第四管脚中心相距1.90mm。

在其中一个实施例中，所述第一管脚中心和所述第二管脚中心、以及所述第三管脚中心和所述第四管脚中心均相距1.90mm。

在其中一个实施例中，所述第一管脚和所述第二管脚相向的两边相距1.55mm，或者所述第三管脚和所述第四管脚相向的两边相距1.55mm。这样可以保证拥有良好的爬电保护，同时兼顾部分电路板的加工精度。

在其中一个实施例中，所述第一管脚和所述第二管脚相向的两边、以及所述第三管脚和所述第四管脚相向的两边均相距1.55mm。这样可以保证拥有良好的爬电保护的同时兼顾部分电路板的加工精度。

附图说明

图1为小外形晶体管SOT23-3封装结构的示意图；

图2为小外形晶体管SOT23-5封装结构的示意图；

图3为一个实施例中小外形晶体管SOT封装结构的示意图；

图4为一个实施例中小外形晶体管SOT封装结构的引线框架结构示意图；

图5为一个实施例中小外形晶体管SOT封装结构的装片键合配线图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在一个实施例中，如图3-图5所示，提供了一种小外形晶体管SOT封装结构，该SOT封装结构包括引线框架和塑封于引线框架外的塑封体30，引线框架包括位于塑封体上侧间隔布置的第一管脚31和第二管脚32以及位于塑封体下侧间隔布置的第三管脚33和第四管脚34，所示第一管脚31和第二管脚32相向的两边的距离大于1mm，第三管脚33和第四管脚34相向的两边的距离大于1mm,引线框架的中部设置有基岛35，用于贴合芯片36。

在本申请实施例中，基岛35上可以贴合芯片36，该芯片36与管脚键合，通过在引线框架外塑封塑料形成塑封体30。

在本申请实施例中，SOT封装结构通过设置四个管脚，满足了大部分产品的封装要求。同时由于第一管脚31和第二管脚32之间的距离大于1mm,以及第三管脚33和第四管脚34之间的距离大于1mm，可以抵抗至少1000V的爬电，实现了良好的爬电保护，降低了产品的制造难度从而降低了不良品的产出。

在一个可选的实施例中，第一管脚和第二管脚之间的距离、以及第三管脚和第四管脚之间的距离均可以为1mm。

在一个可选的实施例中，参照图3和图2，本申请SOT封装结构的第一管脚31、第二管脚32、第三管脚33以及第四管脚34在塑封体30上的分布和SOT23-5封装结构中的第一管脚21、第二管脚22、第三管脚23以及第五管脚25在塑封体20上的分布类同。这样相对于SOT23-5封装结构，本申请中的SOT封装结构只是在SOT23-5封装结构的基础上减少了SOT23-5上的第四管脚24。这样本申请的SOT封装结构封装后的产品，在外形上和原来SOT23-5封装结构封装后的产品差异不大。在客户端的电路板上采用本申请的SOT封装结构封装后的产品，无需对电路板设计进行变更，减少了客户端重新设计电路板的费用，节省成本。

可以理解的是在其它实施例中，可以在SOT23-6封装结构中去掉两个管脚，以形成本申请SOT封装结构。

在其中一个实施例中，第一管脚和第三管脚在纵向方向上相对应，第二管脚和第四管脚在纵向方向上相对应。

在其中一个实施例中，塑封体的长度为2.80mm-3.00mm之间，塑封体的宽度为1.50mm-1.70mm之间。

在其中一个实施例中，第一管脚和的第二管脚相背的两边与塑封体的边沿相距0.335mm，或者第三管脚和第四管脚相背的两边和塑封体的边沿相距0.335mm。

在其中一个实施例中，第一管脚和第二管脚的相背的两边、以及第三管脚和第四管脚相背的两边均与塑封体的边沿相距0.335mm。

在其中一个实施例中，塑封体的宽度为1.60mm，所塑封体的长度为2.92mm。

在其中一个实施例中，第一管脚中心和第二管脚中心相距1.90mm，或者，第三管脚中心和第四管脚中心相距1.90mm。

在其中一个实施例中，第一管脚中心和第二管脚中心、以及第三管脚中心和第四管脚中心均相距1.90mm。

在其中一个实施例中，第一管脚和第二管脚相向的两边相距1.55mm，或者第三管脚和第四管脚相向的两边相距1.55mm。这样可以保证拥有良好的爬电保护，同时兼顾部分电路板的加工精度。

在其中一个实施例中，第一管脚和第二管脚相向的两边、以及第三管脚和第四管脚相向的两边均相距1.55mm。这样可以保证拥有良好的爬电保护的同时兼顾部分电路板的加工精度。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。