显示基板和显示装置的制作方法

本实用新型涉及显示装置领域，具体地，涉及一种显示基板、和一种包括该显示基板的显示装置。

背景技术：

显示装置包括多个像素单元，每个像素单元内都设置有像素电路。通过向各个像素单元提供信号，可以驱动像素单元发光。

但是，目前的显示装置在进行显示时，多存在不同像素单元发光不均匀的现象，影响显示效果。

因此，如何提高各个像素单元发光的均匀性成为本领域亟待解决的技术问题。

技术实现要素：

本实用新型的目的在于提供一种显示基板和一种包括所述显示基板的显示装置。所述显示装置在进行显示时，电源压降较小。

为了实现上述目的，作为本实用新型的一个方面，提供一种显示基板，其中，所述显示基板包括沿所述显示基板的厚度方向间隔设置的第一图形层和第二图形层，所述第一图形层包括至少一条辅助金属线，所述第二图形层包括多条电源线，每条所述辅助金属线通过多个过孔分别与多条所述电源线电连接，以使得所述辅助金属线与所述电源线并联。

优选地，所述电源线的延伸方向与所述辅助金属线的延伸方向垂直。

优选地，所述第二图形层还包括多条数据线，所述电源线的延伸方向与所述数据线的延伸方向平行。

优选地，所述显示基板包括多个像素单元，每个像素单元内均设置有像素电路和有机发光二极管，所述像素电路包括驱动晶体管和存储电容，所述存储电容的第一电极板与所述电源线电连接，所述存储电容的第二电极板与和该存储电容位于同一像素单元中的驱动晶体管的栅极电连接，其中，所述第一图形层还包括多个所述第一电极板，所述显示基板包括与所述第一图形层沿所述显示基板的厚度方向绝缘间隔的第三图形层，所述第三图形层包括多个所述第二电极板。

优选地，所述第三图形层还包括所述驱动晶体管的栅极。

优选地，所述像素电路还包括数据写入晶体管、第一发光控制晶体管、第二发光控制晶体管、复位晶体管和补偿模块；

所述驱动晶体管的源极与所述第一发光控制晶体管的漏极电连接，所述驱动晶体管的栅极与所述存储电容的第一电极板电连接，所述驱动晶体管的漏极与所述第二发光控制晶体管的源极电连接；

所述第一发光控制晶体管的源极与高电平信号端电连接，所述第一发光控制晶体管的栅极与发光控制信号线电连接；

所述第二发光控制晶体管的漏极与有机发光二极管的阳极电连接，所述第二发光控制晶体管的栅极与所述发光控制信号线电连接；

所述复位晶体管的源极与所述驱动晶体管的栅极电连接，所述复位晶体管的漏极与复位信号端电连接，所述复位晶体管的栅极与复位控制信号线电连接；

所述数据写入晶体管的源极与数据信号写入端电连接，所述数据写入晶体管的漏极与所述驱动晶体管的源极电连接，所述数据写入晶体管设置为该数据写入晶体管的源极与该数据写入晶体管的漏极在该数据写入晶体管的栅极接收到有效的控制信号时导通；

所述补偿模块的第一端与所述驱动晶体管的栅极电连接，所述补偿模块的第二端与所述驱动晶体管的漏极电连接，所述补偿模块用于在该补偿模块的控制端接收到有效的控制信号时将所述驱动晶体管的漏极和所述驱动晶体管的栅极电连接，以使得所述存储电容存储所述驱动晶体管的阈值电压。

优选地，所述补偿模块包括第一补偿晶体管和第二补偿晶体管，所述第一补偿晶体管的栅极与所述第二补偿晶体管的栅极电连接，并形成为所述补偿模块的控制端，所述第一补偿晶体管的源极与所述第二补偿晶体管的漏极电连接，所述第一补偿晶体管的漏极与所述驱动晶体管的漏极电连接，所述第二补偿晶体管的源极与所述驱动晶体管的栅极电连接。

优选地，所述驱动晶体管的有源层、所述数据写入晶体管的有源层、所述第一发光控制晶体管的有源层、所述第二发光控制晶体管的有源层、所述复位晶体管的有源层、所述第一补偿晶体管的有源层和所述第二补偿晶体管的有源层形成为一体结构。

优选地，所述显示基板包括衬底和形成在所述衬底上的缓冲层，所述有源层形成在所述缓冲层上。

优选地，所述衬底由聚氨酯材料制成，所述有源层由多晶硅材料制成，所述缓冲层由硅的氧化物和/或硅的氮化物制成。

优选地，所述驱动晶体管的栅极、所述数据写入晶体管的栅极、所述第一发光控制晶体管的栅极、所述第二发光控制晶体管的栅极、所述复位晶体管的栅极、所述第一补偿晶体管的栅极和所述第二补偿晶体管的栅极均同层设置。

优选地，所述显示基板还包括层间绝缘层，所述层间绝缘层设置在所述第一图形层和所述第二图形层之间，所述过孔贯穿所述层间绝缘层。

作为本实用新型的第二个方面，提供一种显示装置，所述显示装置包括显示基板，其中，所述显示基板为本实用新型所提供的上述显示基板。

附图说明

附图是用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本实用新型，但并不构成对本实用新型的限制。在附图中：

图1是本实用新型所提供的显示基板的像素电路的示意图；

图2是所述显示基板在有机发光二极管、驱动晶体管以及存储电容处的剖视图，并示出了辅助金属线与电源线的并联示意图；

图3是所述显示基板在发光控制晶体管、驱动晶体管、存储电容处的剖视图；

图4是所述显示基板在复位晶体管、二极管晶体管和驱动晶体管的部分内的剖视图；

图5A至图5K是制造本实用新型所提供的显示基板的制造方法中的各个步骤获得的结构的示意图。

附图标记说明

110：电源线 210：辅助金属线

220：第一电极板 320：第二电极板

400：层间绝缘层 500：有源层

600：缓冲层

具体实施方式

以下结合附图对本实用新型的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本实用新型，并不用于限制本实用新型。

经本实用新型的发明人反复研究发现，显示装置在显示时出现亮度不均匀的一个原因如下：

如图1所示，每个像素单元内都像素电路都包括高电平信号端ELVDD，通过电源线为各个像素单元内的高电平信号端ELVDD。由于电源线存在内阻，因此，在传递高电平电压信号的过程中存在电阻压降(IR Drop)，各个像素单元接收到的高电平信号的电压不同，从而导致了各个像素单元在发光时的亮度不均匀，降低显示效果。

有鉴于此，本实用新型提供一种显示基板，其中，所述显示基板包括沿所述显示基板的厚度方向间隔设置的第一图形层和第二图形层，如图2所示，所述第一图形层包括至少一条辅助金属线210，所述第二图形层包括多条电源线110，每条辅助金属线210通过多个过孔分别与多条电源线110电连接，以使得辅助金属线210与电源线110并联。

所述显示基板包括排列为多行多列的多个像素单元，每列像素单元对应一条电源线，因此，电源线的条数可以与像素单元的列数相同。

电源线110与辅助金属线210并联后形成的组合结构的电阻小于电源线110本身的电阻。

在包括所述显示基板的显示装置进行显示时，将电源线110与直流电源电连接，以通过直流电源向显示基板提供高电平电压ELVDD。由于电源线110和辅助金属线210形成并联结构，因此，该并联结构一起传递高电平信号。由于上述并联结构的电阻肯定小于电源线110的电阻，因此，与仅通过电源线传递高电平电压的现有技术相比，在包括本实用新型所提供的显示基板的显示装置进行显示时，信号传递过程中的电阻压降(IR Drop)更小，从而可以使得不同的像素单元所接收到的高电平信号之间的差别缩小，进而提高了显示的均匀性。

需要指出的是，本实用新型所提供显示基板既可以包括具有图1中所示的像素电路，还可以包括其他结构的像素电路。

在本实用新型中，对辅助金属线210的具体条数并不做特殊的限定，可以根据电源线110的实际条数以及分布情况确定辅助金属线210的条数以及分布情况。

为了进一步的提高信号传递过程中的均匀性，优选地，电源线110的延伸方向与辅助金属线210的延伸方向垂直。作为一种优选实施方式，电源线110在所述第一图形层所在层上的正投影与辅助金属线210形成网格。

在本实用新型中，对所述第二图形层在所述显示基板中的具体位置不做特殊的限定。当所述显示基板为有机发光二极管显示基板时，高电平信号端ELVDD通常与发光控制晶体管的源极电连接。而对于像素电路而言，不同的晶体管的源极、漏极以及数据线均设置在同一层，因此，为了简化制造工艺、并降低显示基板的厚度，优选地，可以将电源线110与数据线同层设置。即，所述第二图形层还包括多条数据线。为了避免电源线110与数据线之间产生短路，优选地，电源线110的延伸方向与所述数据线的延伸方向平行。

同样地，在本实用新型中，对所述第一图形层在所述显示基板中的具体位置也不做特殊的限定。

对于包括有机发光二极管的显示基板而言，该显示基板包括多个像素单元，每个像素单元都包括有机发光二极管和像素电路，所述像素电路用于驱动所述有机发光二极管发光。相应地，如图1所示，所述像素电路包括驱动晶体管T1和存储电容Cst。驱动晶体管T1用于产生驱动电流，而存储电容Cst则是为了存储数据电压和驱动晶体管T1的阈值电压。需要解释的是，存储驱动晶体管T1的阈值电压的目的是为了在驱动晶体管T1发光时，对阈值电压进行补偿，防止驱动晶体管T1的阈值电压对驱动电压造成影响。

为了存储驱动晶体管T1的阈值电压，存储电容Cst的第一电极板与所述电源线电连接，存储电容Cst的第二电极板与驱动晶体管T1的栅极电连接。为了降低所述显示基板的厚度，优选地，可以将辅助金属线210与存储电容Cst的第一电极板220同层设置(在图2中所示的实施方式中，辅助金属线210与第一电极板220形成为一体)。换言之，所述第一图形层还包括多个第一电极板220。相应地，所述显示基板包括第三图形层，所述第三图形层与所述第一图形层绝缘间隔。如图3所示，所述第三图形层包括多个第二电极板320，多个第一电极板220与多个第二电极板320一一对应，以形成多个存储电容Cst。

在像素电路中，存储电容用于存储数据电压以及驱动晶体管阈值电压，因此，通常，存储电容Cst的第二电极板320与驱动晶体管T1的栅极电连接，为了简化制造工艺，优选地，可以将存储电容Cst与驱动晶体管T1的栅极同层设置。为了便于制造，所述显示基板中各个晶体管的栅极以及多条栅线均位于同一层，因此，为了简化制造工艺并降低显示基板的厚度，优选地，可以将存储电容Cst的第二电极板设置为与所述驱动晶体管T1的栅极同层，也就是说，所述第三图形层还包括多条栅线。

在本实用新型中，对所述第一图形层和所述第二图形层之间的间隔并不做特殊的要求，优选地，如图2所示，所述显示基板还包括层间绝缘层400，该层间绝缘层400设置在所述第一图形层和所述第二图形层之间，所述过孔贯穿该层间绝缘层400。

所述显示基板包括多个像素单元，每个像素单元内均设置有有机发光二极管OLED和像素电路。图1中所示的是一种像素电路的电路图。具体地，该像素电路包括驱动晶体管T1、数据写入晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6、复位晶体管T4、补偿模块和存储电容Cst。

如图1中所示，驱动晶体管T1的源极与第一发光控制晶体管T5的漏极电连接，驱动晶体管T1的栅极与存储电容Cst的第一电极板320电连接，驱动晶体管T1的漏极与第二发光控制晶体管T6的源极电连接。

第一发光控制晶体管T5的源极与高电平信号端ELVDD电连接，第一发光控制晶体管T5的栅极与发光控制信号线电连接。

第二发光控制晶体管T6的漏极与有机发光二极管OLED的阳极电连接，第二发光控制晶体管T6的栅极与所述发光控制信号线电连接。

复位晶体管T4的源极与驱动晶体管T1的栅极电连接，复位晶体管T4的漏极与复位信号端电连接，复位晶体管T4的栅极与复位控制信号线电连接。复位晶体管T4的栅极接收到有效的复位信号时，该复位晶体管的源极和该复位晶体管的漏极导通，从而将驱动晶体管T1的栅极与复位信号端导通，并对驱动晶体管T1的栅极进行复位。

数据写入晶体管T2的源极与数据信号写入端电连接，数据写入晶体管T2的漏极与驱动晶体管T1的源极电连接。数据写入晶体管T2设置为该数据写入晶体管T2的源极与该数据写入晶体管T2的漏极在该数据写入晶体管T2的栅极接收到有效的控制信号时导通，从而将通过数据信号写入端写入的数据电压写入存储电容C1。

所述补偿模块的第一端与驱动晶体管T1的栅极电连接，补偿模块的第二端与驱动晶体管T1的漏极电连接，并且，所述补偿模块可以在该补偿模块的控制端接收到有效的控制信号时将驱动晶体管T1的栅极和漏极电连接，以便于存储电容C1存储驱动晶体管T1的阈值电压。

在本实用新型中，对所述补偿模块的具体结构不做特殊限定，如图1中所示，所述补偿模块包括第一补偿晶体管T3和第二补偿晶体管T7，第一补偿晶体管T3的源极与第二补偿晶体管T7的漏极电连接，第一补偿晶体管T3的漏极与第二发光控制晶体管T6的源极电连接。第一补偿晶体管T3的栅极与第二补偿晶体管T7的栅极电连接，并形成为补偿模块的控制端。

在图1中所示的优选实施方式中，第一补偿晶体管T3的栅极以及第二补偿晶体管T7的栅极均与数据写入晶体管T2的栅极电连接，也就说，可以利用同一条栅线控制数据写入晶体管T2、第一补偿晶体管T3以及第二补偿晶体管T7。

作为一种优选实施方式，驱动晶体管T1的栅极、数据写入晶体管T2的栅极、第一发光控制晶体管T5的栅极、第二发光控制晶体管T6的栅极、复位晶体管T4的栅极、第一补偿晶体管T3的栅极、第二补偿晶体管T7的栅极同层设置。

图2至图4中示出了包括图1中所示的像素电路的显示基板在不同位置处的剖视图。

图2中所示的剖视图中，剖切了第一发光控制晶体管T5的一部分以及存储电容Cst的一部分。在图3中所示的剖视图中，剖切了第一发光控制晶体管T5的一部分、存储电容Cst的一部分和第二发光控制晶体管T6的一部分。在图4中所示的剖视图中，剖切了复位晶体管T4的一部分、第二补偿晶体管T7的一部分和驱动晶体管T1的一部分。

为了便于制造，所述像素电路中，不同的有机发光二极管的有源层形成为一体(图2中所示的有源层500与图3和图4中的有源层500形成为一体)。所述像素电路的有源层形成在衬底上，为了防止衬底表面的杂质向有源层500扩散，优选地，还可以在衬底和有源层500之间设置缓冲层600。

在本实用新型中，对衬底的具体材料不做特殊的限制，例如，衬底可以为玻璃衬底，也可以为由聚氨酯材料制成的柔性衬底。可以利用硅的氧化物(SiOx)或者硅的氮化物(SiNx)制成缓冲层600。

在图2至图4中所示的实施方式中，所述显示基板中的各个晶体管(包括发光控制晶体管、驱动晶体管和二极管晶体管)为顶栅型的晶体管，所述第三图形层位于有源层500上方，并且，所述第二图形层位于所述第三图形层上方。但是，本实用新型并不限于此，各个晶体管也可以为底栅型晶体管。

在本实用新型中所提供的包括顶栅型的薄膜晶体管的显示基板中，在所述有源层与所述第三图形层之间设置有由硅的氮化物制成的栅绝缘层，在所述第三图形层和所述第二图形层之间设置有由硅的氧化物或者硅的氮化物制成的层间绝缘层。在所述第一图形层上方还形成有由硅的氮化物制成的钝化层，并且，在钝化层上方形成有由聚氨酯材料制成的平坦化层，在平坦化层上方形成有发光二极管。

作为本实用新型的第二个方面，提供一种显示装置，所述显示装置包括显示基板，其中，所述显示基板为本实用新型所提供的上述显示基板。

如上文中所述，在所述显示基板中，利用具有较小电阻的电源线与辅助金属线的并联结果向各个像素单元提供高电平信号，可以降低高电平信号在传输过程中的电阻压降，使得各个像素单元接收到的信号更加接近，从而使得各个像素单元的亮度更加均匀，并提高显示装置的显示效果。

在本实用新型中，对显示装置的具体应用不做特殊的要求，例如，所述显示装置可以是可穿戴设备、也可以是平板电脑、导航仪等电子设备。

下面介绍本实用新型所提供的显示基板的制造方法，其中，所述制造方法包括：

形成第一图形层，所述第一图形层包括至少一条辅助金属线；

形成第二图形层，所述第二图形层包括至少一条电源线，所述电源线通过过孔与所述辅助金属线电连接，以使得所述电源线与所述辅助金属线并联。

下面结合图5A至图5K介绍制造图1至图4中显示基板的制造方法。

提供衬底；

衬底上形成缓冲层600(如图5B所示)，该缓冲层包括形成在衬底上的氮化硅层和形成在氮化硅层上的二氧化硅层；

在缓冲层上形成非晶硅层；

通过记过退火或者固相结晶使得非晶硅层形成为多晶硅层；

在多晶硅层上形成第一光刻胶图案，以第一光刻胶图案为刻蚀阻挡层，通过等离子体刻蚀没有被光刻胶图案保护的多晶硅层，形成有源层500(如图5A和图5B所示)；

沉积形成二氧化硅薄膜或二氧化硅与氮化硅的复合薄膜，以获得栅绝缘层；

通过磁控溅射等物理气相沉积方法在栅绝缘层上沉积一种或者多种低电阻的金属材料薄膜，利用光刻工艺形成栅极图形(参见图5C和图5D)，其中，栅极图形层包括栅极以及第二电极板320，其中，该栅极图形层可以是Al、Cu、Mo、Ti或AlNd等单层金属薄膜，也可以是Mo/Al/Mo或Ti/Al/Ti等多层金属薄膜；

形成层间绝缘层；

使用所述栅极图形层中的栅极作为离子注入阻挡层，对有源层500进行离子掺杂，在未被栅极阻挡的多晶硅有源层区域形成低阻抗的源电极和漏极电极接触区；

形成包括第一电极板220以及辅助金属线的图形(参见图5E以及图5F)；

依次沉积二氧化硅薄膜和氮化硅薄膜形成层间绝缘层400，通过掩模和刻蚀工艺刻蚀层间绝缘层400而形成源电极和漏电极接触孔(参见图5G和图5H)；

使用磁控溅射在层间绝缘层400及源电极和漏电极接触孔之上沉积一种或多种低电阻的金属薄膜，通过掩模和刻蚀工艺形成源极和漏极，源极和漏极分别通过源极接触孔和漏极接触孔与有源层500形成欧姆接触，其中，该源漏金属薄膜可以是Al、Cu、Mo、Ti或AlNd等单层金属薄膜，也可以是Mo/Al/Mo或Ti/Al/Ti等多层金属薄膜(参见图5I和图5J)；

使用快速热退火或热处理炉退火，激活有源层500中掺杂的离子，在栅极之下的有源层500中形成有效的导电沟道；

在包含源极和漏极的整个表面沉积一层氮化硅薄膜，通过掩模和刻蚀工艺形成包含阳极过孔的钝化层；

使用快速热退火或热处理炉退火进行氢化工艺，修复有源层500内部和界面的缺陷；

再一次通过掩模工艺，在钝化层之上形成具有与阳极过孔相同的过孔的有机平坦化层，填充器件表面的低凹形成平坦表面；

使用磁控溅射在有机平坦化层和阳极过孔之上沉积一层透明导电薄膜，通过光刻工艺刻蚀该透明导电薄膜在阳极过孔及部分有机平坦化层之上形成像素区域的像素电极(参见图5K)，然后在有机平坦化层及像素电极上涂覆一层与有机平坦化层类似的光敏有机材料，通过最后一道掩模工艺暴露出像素电极的部分区域，形成像素定义层，像素定义层覆盖有机平坦化层及部分的像素电极区域。该透明导电薄膜可以是单层的氧化物导电薄膜，如ITO或IZO等，也可以是ITO/Ag/ITO、IZO/Ag等复合薄膜。

通过8次至9次掩膜工艺即可获得本实用新型所提供的显示基板。得到本实用新型所提供的显示基板后，还可以在显示基板上形成有机发光二极管的各个功能层，并对显示基板进行封装，可以获得显示面板。

可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。