一种降低输入电容的半导体器件的制作方法

本实用新型涉及一种降低输入电容的半导体器件。

背景技术：

在功率半导体领域，电压控制型器件作为开关已经被广泛应用。在高频应用中，电压控制型器件需要提高开关频率，而开关速度与它的输入电容密切相关。电容的充放电是限制其开关频率提高的主要因素，尤其是反向传输电容，它的密勒效应对器件开关特性有重要影响。

如图2所示传统的电压控制类器件，输入电容包括栅极与有源区金属电极之间电容Cgm，栅极与N+高浓度掺杂区之间的电容Cge，栅极与P基区电容Cgb，栅极与N-漂移区电容Cgd。电容C与形成电容的面

在传统工艺中，多晶硅窗口之间的栅氧与P基区上方栅氧厚度一致，P基区窗口之间的多晶硅也是连在一起，PSG或BPSG上方的金属也是连在一起的。这导致了大的输入电容，在高频应用中，由于大的输入电容的影响，限制了开关频率的提高。

技术实现要素：

为解决上述技术问题，本实用新型提供了一种降低输入电容的半导体器件。

本实用新型通过以下技术方案得以实现。

本实用新型提供的一种降低输入电容的半导体器件；包括第一导电类型衬底，第一导电类型衬底的第一主面内设有第二导电类型基区，第二导电类型基区内设置有第一导电类型深扩散区和第二导电类型深扩散区第二导电类型基区内设置有第二导电类型深扩散区，第二导电类型深扩散区内设置第一导电类型深扩散区，第一导电类型深扩散区的第一主面上设有第一绝缘层，第一缘层上设有第一导电层，第一导电层和第一绝缘层上设有第三绝缘层，第三绝缘层上设有第二导电层；所述第一绝缘层下方增设第二绝缘层，所述第二绝缘层的厚度大于第一绝缘层。

所述第一导电类型衬底为硅衬底，第一导电类型衬底第一主面为 MOS结构所在面，第二主面为背面，所述第一导电类型高浓度掺杂区的扩散深度为0.1-1.0μm，第一导电类型高浓度掺杂区的宽度为 0.1-5μm，所述第一导电类型高浓度掺杂区包括两个独立的高浓度掺杂区，两个独立的高浓度掺杂区的掺杂浓度均高于第二导电类型基区；两个高浓度掺杂区的一部分被多晶硅层覆盖，另一部分位于基区注入窗口。

所述第一绝缘层为绝缘性金属氧化物中的一种以及它们的任意组合。

所述第一绝缘层的厚度为10nm～1000nm。

所述的第二绝缘层为LPCVD或PECVD淀积的TEOS二氧化硅、磷硅玻璃PSG、硼磷硅玻璃BPSG、氮化硅、绝缘性金属氧化物中的一种或多种组合。

第二绝缘层设置在第一导电类型衬底上端，其两端分别在基区120的上端。

第二绝缘层上方的第一导电层为宽度大于沟道宽度的多晶硅层。

第二绝缘层上端的第二导电层为间断结构，第二导电层内间断的宽度小于有源区电极窗口之间的距离。

本实用新型的有益效果在于：1、本发明的具有低输入电容的半导体器件结构，将基区之间的部分栅氧层下面生长厚的第二绝缘层，这样增大了绝缘层厚度，减小了输入电容，有利于器件的高频应用。

2、本发明的具有低输入电容的半导体器件结构，第二绝缘层上方的多晶是不连续的，这样减小了形成电容的面积进而减小了输入电容，有利于器件的高频应用。

3、本发明的具有低输入电容的半导体器件结构，第二绝缘层上方的金属是不连续的，这样减小了形成电容的面积进而减小了输入电容，有利于器件的高频应用。

4、上述发明结构的任意组合都可以减少输入电容，有利于器件的高频应用。

附图说明

图1为第一类降低输入电容的半导体器件整体效果图；

图2为传统的第一类半导体器件的整体效果图；

图3为原始硅衬底示意图；

图4为第一类降低输入电容的半导体器件制造工序步骤A、B、C、 D、E示意图；

图5为第一类降低输入电容的半导体器件制造工序步骤F、G示意图；

图6为第一类降低输入电容的半导体器件制造工序步骤H、I示意图；

图7为第一类降低输入电容的半导体器件制造工序步骤J、K示意图；

图8为第一类降低输入电容的半导体器件制造工序步骤L示意图；

图9为第一类降低输入电容的半导体器件制造工序步骤M示意图；

图10为第二类降低输入电容的半导体器件整体效果图；

图中：110-第一导电类型衬底，120-第二导电类型基区，130-第二导电类型高浓度掺杂区，140-第一导导电类型高浓度掺杂区，150- 第一绝缘层，160-第二绝缘层，170-第一导电层，180-第三绝缘层， 190-第二导电层。

具体实施方式

下面进一步描述本实用新型的技术方案，但要求保护的范围并不局限于所述。

一种降低输入电容的半导体器件；包括第一导电类型衬底110，第一导电类型衬底110的第一主面内设有第二导电类型基区120，第二导电类型基区120内设置有第一导电类型深扩散区140和第二导电类型深扩散区130第二导电类型基区120内设置有第二导电类型深扩散区130，第二导电类型深扩散区130内设置第一导电类型深扩散区140，第一导电类型深扩散区140的第一主面上设有第一绝缘层150，第一缘层150上设有第一导电层170，第一导电层170和第一绝缘层150上设有第三绝缘层180，第三绝缘层180上设有第二导电层190；所述第一绝缘层下方增设第二绝缘层160，所述第二绝缘层的厚度大于第一绝缘层。

所述第一导电类型衬底110为硅衬底，第一导电类型衬底110第一主面为MOS结构所在面，第二主面为背面，所述第一导电类型高浓度掺杂区140的扩散深度为0.1-1.0μm，第一导电类型高浓度掺杂区140 的宽度为0.1-5μm，所述第一导电类型高浓度掺杂区140包括两个独立的高浓度掺杂区，两个独立的高浓度掺杂区的掺杂浓度均高于第二导电类型基区120；两个高浓度掺杂区的一部分被多晶硅层170覆盖，另一部分位于基区注入窗口。

所述第一绝缘层150为绝缘性金属氧化物中的一种以及它们的任意组合。

所述第一绝缘层150的厚度为10nm～1000nm。

所述的第二绝缘层160为LPCVD或PECVD淀积的TEOS二氧化硅、磷硅玻璃PSG、硼磷硅玻璃BPSG、氮化硅、绝缘性金属氧化物中的一种或多种组合。

第二绝缘层160设置在第一导电类型衬底110上端，其两端分别在基区120的上端。

第二绝缘层上方的第一导电层170为宽度大于沟道宽度的多晶硅层。

二绝缘层160上端的第二导电层190为间断结构，第二导电层190 内间断的宽度小于有源区电极窗口之间的距离。

如图1所示，是第一类具有低输入电容的半导体器件，包括第一导电类型衬底110，第一导电类型衬底110的第一主面内设有第二导电类型基区120，第二导电类型基区120内设有第二导电类型高浓度掺杂区130，第二导电类型基区120内设有第一导电类型高浓度掺杂区140，第一导电类型高浓度掺杂区140分别设置在第二导电类型高浓度掺杂区130内，每个第一导电类型高浓度掺杂区140的第一主面上设有第一绝缘层150，绝缘层150中间是厚的第二绝缘层160，上设有多晶硅层 170，多晶硅栅层170上设有第三绝缘层180，第三绝缘层180上设有金属层190。所述多晶硅两侧的区域为窗口区。

所述第一导电类型高浓度掺杂区140包括两个分立的高浓度掺杂区，其掺杂浓度高于第二导电类型基区120；每个高浓度掺杂区的一部分被多晶硅层170覆盖，另一部分位于窗口区。

第一导电类型衬底为硅衬底110，第一导电类型衬底第一主面为正面，第二主面为背面。

第二导电类型基区120掺杂浓度高于第一导电类型衬底110的掺杂浓度；

第二导电类型高浓度掺杂区130掺杂浓度大于第二导电类型基区 120的掺杂浓度，并小于第一导电类型高浓度掺杂区140的浓度；第二导电类型高浓度掺杂区130的深度大于第一导电类型高浓度掺杂区 140；并且扩散不到多晶硅170下面的第二导电类型基区120所扩散到的区域；

第一导电类型高浓度掺杂区140的扩散深度为0.1～1.0um；各高浓度掺杂区宽度在0.1～5um之间，左、右各一个，都是一样的宽度。

具体的，第一导电类型衬底110掺杂浓度为2e13～3e15㎝-3，第二导电类型基区120掺杂浓度6e16～5e17㎝-3，第二导电类型高浓度掺杂区130掺杂浓度为1e19-3e19㎝-3；第一导电类型高浓度掺杂区140掺杂浓度为1e20～1.5e20㎝-3；第二绝缘层160厚度为1.0～1.2um,宽度为 2～4um。

所述多晶硅层170为LPCVD或PECVD沉积的多晶硅层。多晶硅层可以不连续，仅保留宽度大于沟道宽度的多晶硅层。每个多晶硅层的宽度在1～20um，厚度在0.4～0.8um；左右两侧的窗口区的宽度在1～20um；

所述第三绝缘层180为通过LPCVD或PECVD淀积的TEOS二氧化硅，磷硅玻璃(PSG)，硼磷硅玻璃(BPSG)或氮化硅(SiNx)，以及它们的任意组合，其厚度为0.5～2um；

所述190为金属层。金属层可以不连续，去除的金属宽度大于第二绝缘层宽度小于有源区电极窗口之间的距离，厚度在3～5um，左右两侧金属宽度3～5um，金属之间的刻蚀窗口3～6um。

实施例2

如图1所示，第二类降低输入电容的半导体器件，包括第一导电类型衬底110，第一导电类型衬底110的第一主面内设有第二导电类型基区120，第二导电类型基区120内设有第二导电类型高浓度掺杂区 130，第二导电类型基区120内设有第一导电类型高浓度掺杂区140，第一导电类型高浓度掺杂区140分别设置在第二导电类型高浓度掺杂区130内，每个有源基区之间的的第一主面上设有第一绝缘层150，绝缘层150中间是厚的第二绝缘层160，上设有多晶硅层170，多晶硅栅层170上设有第三绝缘层180，第三绝缘层180上设有金属层190。所述多晶硅两侧的区域为窗口区。

所述第一导电类型高浓度掺杂区140包括两个分立的高浓度掺杂区，其掺杂浓度高于第二导电类型基区120；

第一导电类型衬底为硅衬底110，第一导电类型衬底第一主面为正面，第二主面为背面。

第二导电类型基区120掺杂浓度高于第一导电类型衬底110的掺杂浓度；

第二导电类型高浓度掺杂区130掺杂浓度大于第二导电类型基区 120的掺杂浓度，并小于第一导电类型高浓度掺杂区140的浓度；第二导电类型高浓度掺杂区130的深度大于第一导电类型高浓度掺杂区 140；

第一导电类型高浓度掺杂区140的扩散深度为0.1～1.0um；各高浓度掺杂区宽度在0.1～5um之间，左、右各一个，都是一样的宽度。

具体的，第一导电类型衬底110掺杂浓度为2e13～3e15㎝-3，第二导电类型基区120掺杂浓度6e16～5e17㎝-3，第二导电类型高浓度掺杂区130掺杂浓度为1e19-3e19㎝-3；第一导电类型高浓度掺杂区140掺杂浓度为1e20～1.5e20㎝-3；第二绝缘层160厚度为1.0～1.2um,宽度为 2～4um。

所述多晶硅层170为LPCVD或PECVD沉积的多晶硅层。多晶硅层可以不连续，仅保留宽度大于沟道宽度的多晶硅层。每个多晶硅层的宽度在1～20um，厚度在0.4～0.8um；左右两侧的窗口区的宽度在1～20um；

所述第三绝缘层180为通过LPCVD或PECVD淀积的TEOS二氧化硅，磷硅玻璃(PSG)，硼磷硅玻璃(BPSG)或氮化硅(SiNx)，以及它们的任意组合，其厚度为0.5～2um；

所述190为金属层。金属层可以不连续，去除的金属宽度大于第二绝缘层宽度小于有源区电极窗口之间的距离，厚度在3～5um，左右两侧金属宽度3～5um，金属之间的刻蚀窗口3～6um。