一种贴片式热熔断复合型压敏电阻器组件的制作方法

本实用新型涉及压敏电阻器技术领域，尤其涉及一种贴片式热熔断复合型压敏电阻器组件。

背景技术：

压敏电阻器是目前应用最为广泛的过电压保护元件，其具有非线性的电阻特性，当其两端电压高于一定值时，压敏电阻的阻值迅速减小，当压敏电阻器两端电压低于一定值时，压敏电阻的阻值极大，其所在电路近乎开路，此外压敏电阻具有良好的能量吸收及耐受大电流特点，这些特性使其可以并联在电路中，当电路中出现因雷击、静电等因素引发的瞬态高压时，压敏电阻迅速导通，使高压引起的电流绝大部分经由自身流过，从而保护了与其并联的电气设备及芯片。

当前压敏难以耐受长时间导通电流，当出现压敏失效后，易出现起火风险，业内一般采用热熔断或机械脱扣的方式使压敏电阻失效后切断电源，热熔断的代表是TMOV，通过压敏表面贴装热熔断引线实现失效发热后的断电，但是TMOV存在断电效果不佳的风险，如果熔断体熔化为球状后仍与电极面保持接触，电路拉弧，断电不净，仍有起火风险；此外当前压敏一般采用引线式，存在引线电感影响，并不适合贴装，不利于减小产品体积；而且贴装的压敏电阻一般是左右两边贴装，或引出引线后平面贴装，不是平面上直接对电极贴装。

技术实现要素：

本实用新型的目的在于提供一种贴片式热熔断复合型压敏电阻器组件，通过改变两个电极之间熔断体的连接方式减小熔断不彻底的风险，其采用贴片形式，体积较小，同时至少两个电极位于同一平面，真正单面贴装。

为达到上述目的，本实用新型采用的技术方案是：一种贴片式热熔断复合型压敏电阻器组件，包括一对芯片单元，所述芯片单元包括电极和瓷体，所述瓷体两端烧渗有电极，一对所述芯片单元之间设有绝缘层，该一对芯片单元上一侧的一对电极的两端面之间通过熔断体相连。

作为进一步的优化，一对所述芯片单元上至少一侧的一对电极的两端面位于同一平面内。

作为进一步的优化，所述熔断体的宽度小于电极端面宽度。

作为进一步的优化，所述熔断体中部截面面积小于等于其两端截面面积。

作为进一步的优化，所述熔断体与电极通过焊锡层连接。

与现有技术相比，本实用新型具有以下的有益效果：

1.通过改变两个芯片单元上电极之间熔断体的连接方式，降低熔断不彻底的风险，

2.不采用外接引线，可以减小体积；

3.两个电极面位于同一平面，适合直接贴装，也可先贴装后再焊接熔断体。

附图说明

图1为常规压敏电阻器组件的主视图。

图2为常规压敏电阻器组件的俯视图。

图3为本实用新型的主视图。

图4为本实用新型的俯视图。

图中，1.芯片单元；2.电极；3.瓷体；4.绝缘层；5.熔断体；6.导线。

具体实施方式

以下是本实用新型的具体实施例并结合附图，对本实用新型的技术方案作进一步的描述，但本实用新型并不限于这些实施例。

如图1至2所示，常规压敏电阻器组件的两个芯片单元通过导线6电连，两个熔断体(温度保险丝)分别设置于其中每个电极上远离导线一端的端面。

如图3至4所示，一种贴片式热熔断复合型压敏电阻器组件，包括一对芯片单元1，芯片单元1包括电极2和瓷体3，瓷体3两侧烧渗有电极2，一对芯片单元1之间设有绝缘层4，该一对芯片单元1上一侧的一对电极2的两端面之间通过熔断体5相连。

采用两个压敏电阻器芯片单元串联的结构，芯片包括瓷体和电极，两个芯片单元中的至少一对电极所在平面平行，二者之间设有绝缘层，两个芯片单元同侧的一个电极上焊接有熔断体将两电极连接，熔断体可以采用有引脚或无引脚的温度保险丝，也可采用中间较细的两边粗的熔断体、或者截面积不变的熔断体。

熔断体位于两芯片单元之间，熔断点位于中段，熔断后无熔断体继续贴近电极的风险，减小熔断体熔断后继续通电的风险，芯片单元为两个串联，其中一个失效时，压敏电压接近减半，会出现持续电流，此时出现熔断体熔断，两面同时发热，熔断体同时感应两边热量，更易于熔断。

一对所述芯片单元1上至少一侧的一对电极2的两端面位于同一平面内，也可两侧的一对电极的两端面均位于同一平面内。

熔断体5的宽度小于电极2端面宽度。

熔断体5中部截面面积小于等于其两端截面面积，可在中部位置产生熔断，熔断后隔离两个电极。

熔断体5与电极2通过焊锡层连接。

本实用新型通过改变两个电极之间熔断体的连接方式减小熔断不彻底的风险，其采用贴片形式，体积较小，同时两个电极位于同一平面，真正实现单面贴装。

本文中所描述的具体实施例仅仅是对本实用新型精神作举例说明。本实用新型所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本实用新型的精神或者超越所附权利要求书所定义的范围。