集成电路的制作方法

本实用新型的实施例和实现涉及集成电路，特别是低压电容元件。

背景技术：

实际上，用于处理集成电路的射频信号的部件和模拟部件特别需要具有用于低电压(通常用于其端子处接近0v的电压)的线性电容值的电容器。

例如，在0.0v和0.5v之间，小于电容值的10％至15％的变化被认为是可接受的。

通常，这种电容器是由通过例如mom(金属-氧化物-金属)类型的电介质层分离的导电材料的两层的界面制成的。

然而，根据该方法(mom类型)制成的电容器具有例如大约3ff/μm²的相对低的每单位面积的电容值，并且可以占到集成电路的模拟部件的容量的10％，以及用于处理集成电路的射频信号的部件的容量的50％。

用于mos(金属-氧化物-硅)类型的电容器的常规技术在表面电容值方面提供了更好的性能，但在低电压变化方面提供了更差的性能。

因此，值得增加集成电路电容器的表面电容值，同时保持该低电压值的可接受的变化。

技术实现要素：

在本申请中至少解决了上述问题。

根据一个实施例，提供了一种集成电路，包括：掺杂有第一导电类型的半导体阱；和至少一个电容元件，包括：位于半导体阱上方的第一导电层，第一导电层形成第一电容器电极；第一导电层上方的第二导电层；和高度掺杂有与第一导电类型相反的第二导电类型的表面区域，表面区域位于半导体阱中并且位于半导体阱的表面处并且位于第一导电层下方；和电极间电介质区域，将第一导电层从第二导电层和表面区域中的每个分离；其中第二导电层和表面区域形成第二电容器电极。

根据一个实施例，提供了一种集成电路，表面区域在阱的面对第一导电层的整个表面之上延伸。

根据一个实施例，提供了一种集成电路，表面区域的厚度小于10nm。

根据一个实施例，提供了一种集成电路，表面区域的厚度小于5nm。

根据一个实施例，提供了一种集成电路，电极间电介质区域包括在第一导电层和表面区域之间的第一电介质层，以及在第一导电层和第二导电层之间的第二电介质层。

根据一个实施例，提供了一种集成电路，电容元件还包括：高度掺杂有第一导电类型的第一触点，将半导体阱电连接到第二电容器电极；以及高度掺杂有第二导电类型的第二触点，将表面区域电连接到第二电容器电极。

根据一个实施例，提供了一种集成电路，至少一个电容元件形成以下项中的一项：去耦电容器、补偿电路或射频信号滤波器电容器。

根据上述实施例的集成电路在低电压变化方面提供了好的性能，该集成电路电容器的表面电容值增加，同时保持低电压值的可接受的变化。

附图说明

通过阅读绝不是限制性的实施例的详细描述和本实用新型的实现并且参考附图，本实用新型的其它优点和特征将变得显而易见，其中：

图1是集成电路的电容元件的截面图；

图2示出了电容元件的特征的示例；

图3示出了包括去耦电容器的实施例；

图4示出了包括补偿电路的实施例；

图5示出了包括用于射频信号滤波器组件的电容器的实施例；和

图6表示根据本实用新型的制造方法的实现。

具体实施方式

图1是集成电路c1的电容元件c的截面图，该集成电路c1包括由位于它们之间的电极间电介质电分离的第一电极e1和第二电极e2。

电容元件c位于具有第一导电类型的半导体阱pw上，更具体地，位于阱pw的被称为有源区域的区域上，即未被横向隔离区域sti覆盖的部分。

在这种情况下，阱pw是下面的半导体衬底的上部的一部分，但显然可以是“三阱”型的隔离阱。

例如，第一导电类型是p型，因此，与第一导电类型相反的第二导电类型是n型。也可以考虑相反的情况。

例如浅沟槽隔离型的横向隔离区域sti允许与阱pw相邻的有源区域被电隔离。

第一电极e1包括例如由掺杂的多晶硅制成的第一导电层p1，其覆盖有源区的表面的大部分(即，例如，除了在下文中提到第一触点和第二触点p+、n+之外的表面的全部)。

第一电介质层oxt将有源区的表面与第一层p1分离。例如，第一电介质层oxt是隧道氧化物类型的氧化硅，其厚度约为7nm。

第二电极e2包括位于第一层p1上方的例如由掺杂的多晶硅制成的第二导电层p2。

第二电介质层oxg将第一层p1和第二层p2分离。例如，第二电介质层oxg是氧化硅-氮化物-氧化物堆叠类型(通常表示为“ono”)的高压栅极氧化物。

第二电极e2还包括在阱pw的表面上的表面区域ns。

根据一个实施例，阱pw经由高度掺杂有第一导电类型的第一触点p+电连接到第二电极e2，允许低电阻欧姆耦合。

表面区域ns高度掺杂有与第一导电类型相反的第二导电类型，并且位于阱pw中以及第一层p1下方的阱pw的表面上。

考虑到衬底pw和表面区域ns的掺杂剂的相反电导率，表面区域ns被称为“反作用设置的”。

反作用设置的表面区域ns有利地在阱pw的表面之上延伸，该表面面对第一层p1的全部。

实际上，如果表面区域在第二电极e2与第一电极e1的界面处的阱pw的部分的全部之上延伸，则对于接近0v(电容元件c的两个电极之间的电压)的电压，电容元件c的电容值更稳定(线性)。

根据一个特定实施例，电容元件c不包括在阱pw中竖直延伸的沟槽，并且包括由隔离罩包围并且电耦合到第一电极e1的中心导电部分。

因此，由于它没有被沟槽“切割”，所以反作用设置的表面区域ns在面对第一层p1的全部的阱pw的表面之上延伸。

利用为第二电极e2提供界面的阱pw的表面，第一电极e1因此被表面区域完全覆盖，电容元件c的电容值在接近0v的电压下有利地是线性的。

反作用设置的表面区域ns的深度越浅，少数载流子的添加将越靠近阱pw和第一电介质层oxt之间的界面。这提供了更好的性能。

例如，反作用设置的表面区域ns的深度小于10nm，优选小于5nm。

反作用设置的表面区域ns经由高度掺杂有第二导电类型的第二触点n+电连接到第二电极e2，允许与所述表面区域ns的低电阻欧姆耦合。

因此，当在累积状态下偏置电容元件c的电极时，阱pw经由第一触点p+偏置到第二电极e2的电压，并且当在反转状态下偏置电容元件c的电极时，表面区域ns经由第二触点n+偏置到第二电极e2的电压。

图2示出了电容元件c的实施例的特征的示例。

所示的特征是针对反作用设置的表面区域ns的各种少数载流子浓度的作为电容元件c的端子上的电压ve1－ve2的函数的表面电容值f/m²。

这些结果对应于在p型硅衬底中的n型掺杂剂(例如砷)的反作用设置，以形成所述表面区域ns。

对于电容元件c的端子上的-4v和+4v之间的电压ve1－ve2，表面电容值f/mm²以5ff/μm²至9ff/μm²(毫微微法拉每平方微米)的范围示出。

曲线c1对应于不包括反作用设置的表面区域的电容元件。

曲线c2对应于包括反作用设置的表面区域ns的电容元件，表面区域ns的表面浓度为1.0×10¹³cm^-2。

曲线c3对应于包括反作用设置的表面区域ns的电容元件，表面区域ns的表面浓度为2.0×10¹³cm^-2。

曲线c4对应于包括反作用设置的表面区域ns的电容元件，表面区域ns的表面浓度为3.0×10¹³cm^-2。

四条曲线c1至c4所示的特征各自包括两个稳定的状态，对于基本负电压称为累积状态acc，对于基本正电压称为反转状态inv，以及对于接近0v的电压为在上述累积状态和上述反转状态之间的瞬态状态trs。

累积状态和反转状态中的表面电容值基本上恒定且相等，并且瞬态状态在两个稳定状态之间具有急性空洞(即负尖峰)。

对于每个特征c1至c4，在相应的电容元件的阈值电压处达到最小电容值(即，在负尖峰的空洞中)。

应注意，即使曲线c1表示不包括反作用设置的表面区域的结构，根据该特征，曲线c1对应于包括少数载流子源(诸如仅第二触点n+)的结构。在没有少数载流子源(诸如仅第二触点n+)的情况下，反转状态中的电容值根据显示弧-余切函数的轮廓的曲线呈现曲线c10的轮廓，即累积状态中的高稳定值，在反转状态中小于高稳定值的低稳定值。

例如，稳定状态acc、inv的电容值约为9ff/μm²，并且在各自的阈值电压处，瞬态状态trs的空洞下降到基本上6ff/μm²至5.5ff/μm²。

图2的曲线c1至c4表明，表面区域ns的反作用设置的效果是与上述表面区域ns的表面浓度成比例地减小阈值电压的值。

阈值电压值的减小伴随着所考虑的曲线的全部的向左平移运动(在图2的方向上)。

因此，当不包括反作用设置的表面区域(曲线c1)的电容元件的阈值电压约为+0.7v时包括具有高表面浓度(曲线c4)的反作用设置的表面区域ns的电容元件的阈值电压约为-1.6v。

此外，降低阈值电压允许瞬态状态向负电压移位(在这种情况下，对于曲线c4，在-2v和0v之间)，并且因此允许在反转状态中在电压接近0v处获得稳定的电容值。

实际上，根据实施例(例如，如曲线c4所表征的)，电容值变化不超过0v和0.5v之间的稳定值的5％并且不超过0v和4v之间的稳定值的10％。

图3示出了一个实施例，其中集成电路c1包括例如连接在集成电路c1的组件的电源端子和接地端子之间的去耦电容器cdec。

因此，电容元件c可以属于去耦电容器cdec，特别是由于其在表面电容值和普遍性方面的性能。

实际上，去耦电容器cdec可以包括例如在集成电路c1的不同点处的类似电容元件c的多个实施例，并联耦合以便为去耦电容器cdec获得期望的电容值。

图4示出了一个实施例，其中集成电路ci包括补偿电路comp，诸如通过在输入值之上的输出值的电容效应滤波的反馈。

因此，电容元件c可以属于应用于射频信号的补偿电路comp，特别是由于其在低电压下的线性度方面的性能。

图5示出了一个实施例，其中集成电路ci包括射频信号rf接收线rx，其包括滤波器组件，例如包括电阻元件r和电容元件c的滤波器rc。

图6示出了一方面用于制造电容元件c的方法的实施例，另一方面示出了用于制造存储器单元的方法的实施例。

实际上，制造电容元件c的步骤可以被包括在为包括浮栅晶体管的存储器单元提供的制造步骤中。

根据一个实施例，用于制造电容元件c的方法包括形成第一电极、形成第二电极并形成电分离第一电极和第二电极的电极间电介质区域。

第一电极、第二电极和电极间电介质区域的形成不是一个接一个地实现，而是明显包括复杂的制造子步骤并逐渐导致由电极电介质区相互分离开上述电极的产生。

第一电极的形成的一个实施例包括在具有第一导电类型的半导体阱上形成第一导电层613。

第二电极的形成的一个实施例包括在第一层上形成第二导电层615并在第一层下方和阱的第一层上设置611高度掺杂有第二导电类型的表面区域，该第二导电类型与第一导电类型相反。

电极间电介质区域612、614的形成的一个实施例包括在第一导电层和表面区域之间形成第一电介质层612，以及在第一导电层和第二导电层之间形成第二电介质层614。

该方法的一个实施例还包括形成616高度掺杂有第一导电类型的第一触点，旨在将阱电连接到第二电极；以及高度掺杂有第二导电类型的第二触点，旨在将表面区域电连接到第二电极。

根据有利地适用于包括非易失性存储器的集成电路的一个实施例，这些子步骤例如以图6中所示的顺序执行。

在第一步骤601期间，表面区域611的设置在衬底的阱中实现，该阱用于接纳电容元件c。

在第一步骤601期间，未来浮栅晶体管的沟道区域附近的反作用设置621也同时在另一个阱中实现，该另一个阱用于接纳包括浮栅晶体管的非易失性存储器单元。

表面区域的设置611和沟道区域的反作用设置621具有完全相同的特征。例如，反作用设置611、621利用20kev的能量和3.0×10¹³cm^-2的表面浓度制造，并且被配置为形成小于10nm厚，优选小于5nm厚的表面区域。

此外，根据一个实施例，表面区域611的上述设置在阱的面对未来的第一导电层定位的整个表面之上执行。

因此，只有制造存储器单元的反作用设置621的掩模必须适于在第一共同步骤601期间实现电容元件的表面区域611的设置。

在第二步骤602期间，在形成存储器单元浮栅晶体管的电介质隧道622的同时实现电容元件的第一电介质层612的形成。

例如，在第二步骤602期间，在衬底的暴露部分(称为有源区域)上生长7nm厚的氧化硅sio2。

在第三步骤603期间，在形成存储器单元浮栅晶体管的浮栅623的同时实现电容元件的第一导电层613的形成。

例如，第三步骤603包括沉积和蚀刻掺杂的多晶硅。

类似地，只有产生存储器单元的浮栅623的掩模必须适于在第三共同步骤603期间实现电容元件的第一导电层613的形成。

在第四步骤604期间，在形成存储器单元浮栅晶体管的高压控制栅极电介质624的同时实现电容元件的第二电介质层614的形成。

例如，在第四步骤604期间，在第一层和浮栅上形成二氧化硅层sio2、氮化硅si3n4和二氧化硅sio2的“ono”堆叠。

在第五步骤605期间，在形成存储器单元浮栅晶体管的控制栅极625的同时实现电容元件的第二导电层615的形成。

例如，第五步骤605包括沉积和蚀刻掺杂的多晶硅。

类似地，只有产生存储器单元的控制栅极625掩模必须适于在第五共同步骤605期间实现电容元件的第二导电层615的形成。

在第六步骤606期间，在形成存储器单元浮栅晶体管或集成电路的另一部分的漏极或源极区域类型626的触点的同时实现电容元件的触点616的形成。

实际上，例如，电容元件的第二触点n+可以与具有第二导电类型的浮栅晶体管的源区和漏区同时形成。

在这种情况下，集成电路的另一部分，例如存储器单元的控制逻辑部分，可以包括mos型的互补构造，并且因此需要与第一导电类型和第二导电类型两者高度集成的触点。

半导体阱的第二导电层和形成第二电极的表面区域的电连接可以例如通过穿过第一互连层的电触点(通常表示为“feol”(前端线))来产生。

因此，已经描述了用于制造电容元件的方法的实施例，该方法仅需要适应用于制造包括浮栅晶体管的存储器单元的方法的实施例的一些掩模步骤。因此，当该方法包括在提供这种存储器单元的制造的方法中时，该方法在制造步骤和制造成本方面是自由的。

此外，本实用新型不限于这些实施例和实施方式，而是包括所有变型，其中电容元件的特征的数值绝不是在最严格意义上的限制，而是指示一个数量级，例如，在给定值的10％，优选为5％。此外，参考图6描述的根据本实用新型的方法明显适用，而无需同时生产存储器单元。