一种半导体对位结构及半导体基板的制作方法

本实用新型涉及半导体技术领域，更为具体地说，涉及一种半导体基板。

背景技术：

随着半导体技术的发展，集成电路向着高集成度的方向发展。进而使得在半导体元件制造过程中，通常需要多次光刻工艺才能完成整个制造过程。这就对套刻精度要求越来越高，套刻精度直接影响集成电路产品的成品率。并且，现今在半导体元件的制造过程中，随着元件日趋微小，掩膜板也随之变小，为了使掩膜板的图案能精确的转移到基片上，通常需要在基片上形成数个对准标记以供掩膜板对准，从而使得掩膜板的图案能精确地复制到基片上的所需位置。但是，为了提高套刻精度而使得现有基片上设置的对准标记数量过多，使得基片上对位区所占面积较大，降低了基片的有效布线面积。

技术实现要素：

有鉴于此，本实用新型提供了一种半导体对位结构及半导体基板，有效解决现有技术存在的技术问题，能够降低半导体基板的对位结构的占用面积，提高半导体基板的有效布线面积。

为实现上述目的，本实用新型提供的技术方案如下：

一种半导体对位结构，包括：

衬底结构；

位于所述衬底结构的生长面上的至少一个对准标记，及围绕所述对准标记的围绕结构；其中，所述对准标记在平行所述生长面的截面图案的至少一边，与同一平面上对位坐标轴的x轴和y轴均有倾斜角。

可选的，在沿相邻两个定义为第一对准标记和第二对准标记的对准标记的排列方向上，所述第一对准标记和所述第二对准标记的宽度，与所述第一对准标记和所述第二对准标记之间对应所述围绕结构处的宽度不同。

可选的，所述围绕结构为导电材料。

可选的，所述围绕结构为围绕所有所述对准标记的一体化结构。

可选的，所述围绕结构包括相互独立的至少一个围绕子结构，所述围绕子结构围绕所述对准标记，且所述围绕子结构与所述对准标记一一对应。

可选的，至少一对相邻所述对准标记之间的间距，与其余任意相邻所述对准标记之间的间距不同。

可选的，所有所述对准标记的在平行所述生长面的截面图案相同。

可选的，所有所述对准标记的尺寸相同。

可选的，至少一个所述对准标记的尺寸与其余所述对准标记的尺寸不同。

可选的，不同尺寸的对准标记的相同边的边长均不相同。

可选的，位于边缘区域处的所述对准标记的尺寸与位于中间区域处的所述对准标记的尺寸不同。

可选的，至少一个所述对准标记在平行所述生长面的截面图案，与其余所述对准标记在平行所述生长面的截面图案不同。

相应的，本实用新型还提供了一种半导体基板，所述半导体基板包括上述的半导体对位结构。

相较于现有技术，本实用新型提供的技术方案至少具有以下优点：

本实用新型提供了一种半导体对位结构及半导体基板，包括：衬底结构；位于所述衬底结构的生长面上的至少一个对准标记，及围绕所述对准标记的围绕结构；其中，所述对准标记在平行所述生长面的截面图案的至少一边，与同一平面上对位坐标轴的x轴和y轴均有倾斜角。

由上述内容可知，本实用新型提供的技术方案，由于对准标记在平行生长面的截面图案的至少一边，与同一平面上对位坐标轴的x轴和y轴均有倾斜角，进而通过单个对准标记即能够实现对准精度的调整，在保证对准精度较高的同时，能够减少对准标记的数量，进而降低半导体对位结构的占用面积，提高半导体基板的有效布线面积。同时，由于对准标记具有上述特殊的截面图案，使得对准标记具有特殊形状的标记形貌，在半导体基板制程中便于对准标记的获取，提高了半导体基板的制作效率。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1a为本申请实施例提供的一种半导体对位结构的结构示意图；

图1b为本申请实施例提供的另一种半导体对位结构的结构示意图；

图2为本申请实施例提供的又一种半导体对位结构的结构示意图；

图3为本申请实施例提供的又一种半导体对位结构的结构示意图；

图4为本申请实施例提供的又一种半导体对位结构的结构示意图；

图5为本申请实施例提供的又一种半导体对位结构的结构示意图；

图6为本申请实施例提供的又一种半导体对位结构的结构示意图；

图7为本申请实施例提供的又一种半导体对位结构的结构示意图；

图8为本申请实施例提供的又一种半导体对位结构的结构示意图；

图9a至图9f为图8所示半导体对位结构的结构制程各步骤相应结构示意图；

图10为本申请实施例提供的又一种半导体对位结构的结构示意图；

图11为本申请实施例提供的又一种半导体对位结构的结构示意图；

图12a至图12g为图11所示半导体对位结构的结构制程各步骤相应结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

正如背景技术所述，现今在半导体元件的制造过程中，随着元件日趋微小，掩膜板也随之变小，为了使掩膜板的图案能精确的转移到基片上，通常需要在基片上形成数个对准标记以供掩膜板对准，从而使得掩膜板的图案能精确地复制到基片上的所需位置。但是，为了提高套刻精度而使得现有基片上设置的对准标记数量过多，使得基片上对位区所占面积较大，降低了基片的有效布线面积。

基于此，本申请实施例提供了一种半导体对位结构及半导体基板，有效解决现有技术存在的技术问题，能够降低半导体基板的对位结构的占用面积，提高半导体基板的有效布线面积。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图1a至图12g对本申请实施例提供的技术方案进行详细的描述。

参考图1a所示，为本申请实施例提供的一种半导体对位结构的结构示意图，其中，本申请实施例提供的半导体对位结构包括：

衬底结构100；

以及，位于所述衬底结构100的生长面上的至少一个对准标记210，及围绕所述对准标记210的围绕结构220；其中，所述对准标记210在平行所述生长面的截面图案的至少一边，与同一平面上对位坐标轴的x轴和y轴均有倾斜角，如与x轴之间倾斜角α，及与y轴之间倾斜角β。

需要说明的是，本申请实施例提供的截面图案中至少一边与x轴和y轴的倾斜角，该倾斜角的范围可以为(0°，90°)，对此本申请不作具体限制。以及，在本申请实施例提供的半导体基板中，半导体基板可以包括至少一个上述对位结构，还可以包括多个上述对位结构，对此本申请同样不作具体限制。

在本申请一实施例中，本申请提供的围绕结构为实体结构时，本申请实施例提供的所述围绕结构为导电材料，对此申请实施例不作具体限制。以及，本申请实施例提供的围绕结构可以为一围绕所有对准标记的一体的围绕结构；还可以为多个独立围绕每个对准标记的结构的集合，对此本申请不作具体限制。

具体结合图1a所示，本申请实施例提供的所述围绕结构220为围绕所有所述对准标记的一体化结构。或者，参考图1b所示，为本申请实施例提供的另一种半导体对位结构的结构示意图，其中，本申请实施例提供的所述围绕结构220包括相互独立的至少一个围绕子结构221，所述围绕子结构221围绕所述对准标记210，且所述围绕子结构221与所述对准标记210一一对应。

可以理解的，本申请实施例提供的技术方案，由于对准标记在平行生长面的截面图案的至少一边，与同一平面上对位坐标轴的x轴和y轴均有倾斜角，进而通过单个对准标记即能够实现对准精度的调整，在保证对准精度较高的同时，能够减少对准标记的数量，进而降低半导体对位结构的占用面积，提高半导体基板的有效布线面积。同时，由于对准标记具有上述特殊的截面图案，使得对准标记具有特殊形状的标记形貌，在半导体基板制程中便于对准标记的获取，提高了半导体基板的制作效率。

进一步的，本申请可以对对准标记的图案、尺寸和围绕结构的尺寸等参数进行优化。结合图2所示，在本申请一实施例中，在沿相邻两个定义为第一对准标记和第二对准标记的对准标记210的排列方向(如x轴)上，所述第一对准标记和所述第二对准标记的宽度a1，与所述第一对准标记和所述第二对准标记之间对应所述围绕结构220处的宽度a2不同。

需要说明的是，本申请实施例提供的多个对准标记可以沿x轴向排列，或者可以沿y轴向排列，或者可以沿其他方向排列，对此本申请不作具体限制。

在本申请一实施例中，本申请提供的任意相邻的两个所述对准标记之间的间距相同。参考图3所示，为本申请实施例提供的又一种半导体对位结构的结构示意图，其中，任意相邻两个对准标记210之间间距d相同；即任意相邻两个对准标记210之间对应的围绕结构220处的宽度d相同。

或者，在本申请一实施例中，本申请提供的至少一对相邻所述对准标记之间的间距，与其余任意相邻所述对准标记之间的间距不同。参考图4所示，为本申请实施例提供的又一种半导体对位结构的结构示意图，其中，至少一对相邻所述对准标记210之间的间距d1，与其余任意相邻所述对准标记210之间的间距d2不同；即至少一对相邻两个对准标记210之间对应的围绕结构220处的宽度d1，与其余任意相邻两个对准标记210之间对应的围绕结构220处的宽度d2不同。

在本申请一实施例中，本申请实施例提供的所有所述对准标记的在平行所述生长面的截面图案相同。或者，本申请实施例提供的至少一个所述对准标记在平行所述生长面的截面图案，与其余所述对准标记在平行所述生长面的截面图案不同。参考图5所示，为本申请实施例提供的又一种半导体对位结构的结构示意图，其中，所有对准标记210在平行生长面的截面图案相同；即所有对准标记210在平行生长面的截面图案的类型均相同，如可以为图示中平行四边形，或者其他类型形状，对此本申请不作具体限制。

进一步的，在本申请实施例提供的所有对准标记的在平行所述生长面的截面图案相同的基础上，本申请实施例提供的所有所述对准标记的尺寸相同，如图5中所有对准标记210的尺寸s1均相同。或者，在本申请一实施例中，在本申请实施例提供的所有对准标记的在平行所述生长面的截面图案相同的基础上，本申请实施例提供的至少一个所述对准标记的尺寸与其余所述对准标记的尺寸不同；具体参考图6所示，为本申请实施例提供的又一种半导体对位结构的结构示意图，其中，至少一个对准标记210的尺寸s2与其余所述对准标记210的尺寸s1不同。进一步的，本申请实施例提供的对准标记可以按照预设顺序排列(如一字型等)。参考图6所示，位于边缘区域处的所述对准标记210的尺寸s2与位于中间区域处的所述对准标记210的尺寸s2不同。

以及，在本申请一实施例中，本申请提供的尺寸不同的对准标记中，不同尺寸的对准标记的相同边的边长均不相同。具体如对准标记为包括第一边、第二边、第三边和第四边的四边形，其中，不同尺寸的对准标记的相同边的边长均不相同，即为：定义两个不同尺寸的对准标记为第一尺寸对准标记和第二尺寸对准标记，第一尺寸对准标记的第一边和第二尺寸对准标记的第一边的边长不同、第一尺寸对准标记的第二边和第二尺寸对准标记的第二边的边长不同、第一尺寸对准标记的第三边和第二尺寸对准标记的第三边的边长不同、及第一尺寸对准标记的第三边和第二尺寸对准标记的第三边的边长不同。

可选的，本申请实施例提供的对准标记在平行生长面的截面图案可以为三角形、四边形、五边形等规则或不规则的多变形，或者为工字型、井字形、圆形等特殊形状图形，对此本申请不做具体限制，需要根据实际应用进行具体选取。

在本申请一实施例中，本申请提供的对准标记可以为镂空结构，参考图7所示，为本申请实施例提供的又一种半导体对位结构的结构示意图，其中，所述对准标记210为镂空图案区210，及所述围绕结构220为围绕所述镂空图案区210的实体区220。

其中，本申请实施例提供的半导体对位结构的对准标记为镂空结构时，半导体对位结构可以采用自对准双重图案制作工艺(sadp)相应制程得到。具体参考图8所示，为本申请实施例提供的又一种半导体对位结构的结构示意图，其中，所述衬底结构100包括依次叠加的衬底101和硬掩膜层，其中，所述硬掩膜层划分为所述镂空图案区210、围绕所述镂空图案区210的镂空围绕区250和位于所述镂空图案区210与所述镂空围绕区250之间的所述实体区220，其中，镂空图案区210即为对准标记。

具体结合图9a至图9f对图8所示半导体对位结构的结构制程进行详细描述。图9a至图9f为图8所示半导体对位结构的结构制程各步骤相应结构示意图。

如图9a所示，首先提供依次叠加的衬底101、硬掩模材料层1020、第一材料层1021、第二材料层1022及光阻膜图案层1023，其中，光阻膜图案层1023包括多个独立的光阻膜，且光阻膜的截面图案与对准标记的截面图案相同。

如图9b所示，以光阻膜图案层1023为掩膜对第一材料层1021和第二材料层1022进行刻蚀，形成图案化的第一材料层1021和图案化的第二材料层1022。

如图9c所示，去除光阻膜图案层1023，沉积覆盖图案化的第一材料层1021、图案化的第二材料层1022和硬掩模材料层1020的厚度均匀的第三材料层1025。

如图9d所示，去除第三材料层1025部分区域，而保留第三材料层1025覆盖图案化的第一材料层1021和图案化的第二材料层1022的侧壁的部分。

如图9e所示，去除图案化的第一材料层1021和图案化的第二材料层1022，得到成多个侧墙结构的第三材料层1025。

如图9f所示，以第三材料层1025为掩膜对硬掩模材料层1020进行刻蚀，直至裸露衬底101，而后去除第三材料层1025，得到划分为镂空图案区210、围绕镂空图案区210的镂空围绕区250和位于镂空图案区210与镂空围绕区250之间的实体区220的硬掩模层102，其中，镂空图案区210即为对准标记。

本申请实施例提供的对准标记可以为半导体对位结构的实体结构，而围绕结构还可以为镂空结构，对此需要根据实际制程所采用的工艺来决定。在本申请一实施例中，本申请提供的对准标记可以为实体结构，参考图10所示，为本申请实施例提供的又一种半导体对位结构的结构示意图，其中，所述对准标记210为实体图案区210，及所述围绕结构220为围绕所述实体图案区210的镂空区220。

其中，本申请实施例提供的半导体对位结构的对准标记为实体结构时，半导体对位结构可以采用自对准方向图案制作工艺(sarp)相应制程得到。具体参考图11所示，为本申请实施例提供的又一种半导体对位结构的结构示意图，其中，所述衬底结构100包括依次叠加的衬底101、硬掩膜层102和介电层103，其中，所述硬掩膜层102划分所述实体图案区210、围绕所述实体图案区210的实体围绕区230和位于所述实体图案区210与所述实体围绕区230之间的所述镂空区220，所述介电层103位于所述实体围绕区230相应区域，其中，实体图案区210即为对准标记210。

具体结合图12a至图12g对图11所示对位结构的结构制程进行详细描述。图12a至图12g为图11所示半导体对位结构的结构制程各步骤相应结构示意图。

如图12a所示，首先提供依次叠加的衬底101、硬掩模材料层1020、第一材料层1021、第二材料层1022及光阻膜图案层1023，其中，光阻膜图案层1023包括多个独立的光阻膜，且光阻膜的截面图案与对准标记的截面图案相同。

如图12b所示，以光阻膜图案层1023为掩膜对第一材料层1021和第二材料层1022进行刻蚀，形成图案化的第一材料层1021和图案化的第二材料层1022。

如图12c所示，去除光阻膜图案层1023，沉积覆盖图案化的第一材料层1021、图案化的第二材料层1022和硬掩模材料层1020的厚度均匀的介电材料层1030。

如图12d所示，沉积覆盖介电材料层1030的填充材料层1024。

如图12e所示，在填充材料层1024一侧进行减薄直至裸露出图案化的第二材料层1022。

如图12f所示，去除介电材料层1030对应图案化的第一材料层1021、图案化的第二材料层1022和填充材料层1024侧壁的部分，得到介电材料层1030变换的介电层103。

如图12g所示，以图案化的第一材料层1021、图案化的第二材料层1022和填充材料层1024为掩膜，对硬掩模材料层1020进行刻蚀且直至裸露衬底101，并去除图案化的第一材料层1021、图案化的第二材料层1022和填充材料层1024，进而得到划分为实体图案区210、实体围绕区230和镂空区220的硬掩模层102，其中，实体图案区210即为具有实体结构的对准标记210。

在本申请上述任意一实施例中，本申请提供的所述半导体基板包括多个所述对准标记时，该所有所述对准标记可以呈环形设置，对此本申请同样不作具体限制，在其他实施例中还可以为其他形状设置，需要根据实际应用进行具体设计。

相应的，本申请实施例还提供了一种半导体基板，所述半导体基板包括上述任意一实施例提供的半导体对位结构。

本申请实施例提供了一种半导体对位结构及半导体基板，包括：衬底结构；位于所述衬底结构的生长面上的至少一个对准标记，及围绕所述对准标记的围绕结构；其中，所述对准标记在平行所述生长面的截面图案的至少一边，与同一平面上对位坐标轴的x轴和y轴均有倾斜角。

由上述内容可知，本申请实施例提供的技术方案，由于对准标记在平行生长面的截面图案的至少一边，与同一平面上对位坐标轴的x轴和y轴均有倾斜角，进而通过单个对准标记即能够实现对准精度的调整，在保证对准精度较高的同时，能够减少对准标记的数量，进而降低半导体对位结构的占用面积，提高半导体基板的有效布线面积。同时，由于对准标记具有上述特殊的截面图案，使得对准标记具有特殊形状的标记形貌，在半导体基板制程中便于对准标记的获取，提高了半导体基板的制作效率。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。