1.一种设备，其包括：
第一源极/漏极区域(116-1、116-2、278-1、278-2)及第二源极/漏极区域(112-1、112-2、280、280-1)，其形成于衬底(124、324、424)中以形成所述设备的作用区(290、291)，其中所述第一源极/漏极区域(116-1、116-2、278-1、278-2)与所述第二源极/漏极区域(112-1、112-2、280、280-1)由沟道(135)分离；
栅极(106、136、306、336)，其与所述沟道(135)相对；
感测线(133)，其耦合到所述第一源极/漏极区域(116-1、116-2、278-1、278-2)；
存储节点(131)，其耦合到所述第二源极/漏极区域(112-1、112-2、280、280-1)；及
隔离沟槽(107-1、107-n、307-1、307-n、407-1、407-n)，其邻近于所述作用区(290、291)，其中所述隔离沟槽(107-1、107-n、307-1、307-n、407-1、407-n)包含具有导电偏置的介电材料(108、308、408)，所述导电偏置与所述作用区(290、291)中的所述沟道(135)的所述导电偏置相反。
2.根据权利要求1所述的设备，其中所述隔离沟槽(107-1、107-n、307-1、307-n、407-1、407-n)中的所述介电材料(108、308、408)为氧化铝alox。
3.根据权利要求1所述的设备，其中所述作用区(290、291)中的所述沟道(135)的所述导电偏置为具有正导电电荷的p型沟道(135)，且所述隔离沟槽(107-1、107-n、307-1、307-n、407-1、407-n)中的所述介电材料(108、308、408)的所述导电偏置为负固定电荷。
4.根据权利要求1所述的设备，其中所述设备为掩埋式凹入存取装置brad(102、104)。
5.根据权利要求4所述的设备，其中：
所述隔离沟槽(107-1、107-n、307-1、307-n、407-1、407-n)的深度大于在其中形成所述brad(102、104)的所述栅极(106、136、306、336)的沟槽(101-1、101-n、301-1、301-n)的深度；且
所述隔离沟槽(107-1、107-n、307-1、307-n、407-1、407-n)包含形成于所述介电材料(108、308、408)上的通过存取线(106、136、282-1、282-2、282-3、282-4、282-5)。
6.根据权利要求5所述的设备，其中所述brad(102、104)是动态随机存取存储器dram阵列(870)的一部分。
7.根据权利要求5所述的设备，其中所述隔离沟槽(107-1、107-n、307-1、307-n、407-1、407-n)中的所述介电材料(108、308、408)包含在所述brad(102、104)的所述栅极(106、136、306、336)的底部部分之上的部分。
8.根据权利要求2所述的设备，其中所述隔离沟槽(107-1、107-n、307-1、307-n、407-1、407-n)中的所述alox(108、308、408)的高度上升超过所述栅极(106、136、306、336)的底部部分达所述栅极(106、136、306、336)的总高度的10％到20％。
9.根据权利要求5所述的设备，其中所述brad(102、104)的所述沟道(135)未经掺杂，且对于相同值的所施加阈值电压(vt)，具有比具有硼掺杂沟道(135)的相同尺寸设备低的存储节点结电场(单元结电场)。
10.根据权利要求1所述的设备，其中所述隔离沟槽(107-1、107-n、307-1、307-n、407-1、407-n)具有在15:1到20:1范围中的纵横比。
11.一种方法，其包括：
通过以下操作形成隔离沟槽(107-1、107-n、307-1、307-n、407-1、407-n)：
在半导体制作工艺中，在半导体材料(124、324、424)中形成开口(445-1、445-n)；
在所述开口(445-1、445-n)中沉积第一介电材料(117、317、417)；
在所述开口(445-1、445-n)中所述第一介电材料(117、317、417)上沉积第二介电材料(108、308、408)，其中所述第二介电材料(108、308、408)具有相对于到存取装置(102、104)的邻近作用区(290、291)的沟道(135)偏置的负偏置；
在所述第二介电材料(108、308、408)上沉积第三介电材料(405)，其中所述第三介电材料(405)为牺牲材料；及
在所述开口(445-1、445-n)中沉积第四介电材料(447)。
12.根据权利要求11所述的方法，其进一步包括将氧化铝alox作为所述第二介电材料(108、308、408)保形地沉积在所述第一介电材料(117、317、417)上。
13.根据权利要求12所述的方法，其进一步包括使用原子层沉积ald工艺来沉积所述第二介电材料(108、308、408)。
14.根据权利要求11所述的方法，其进一步包括通过以下操作控制所述负偏置相对于所述沟道(135)的位置：
控制深度以形成所述开口(445-1、445-n)；
控制沉积在所述开口(445-1、445-n)中的所述第一电介质(117、317、417)的量；及
控制沉积在所述开口(445-1、445-n)中的所述第二电介质(108、308、408)的量。
15.根据权利要求14所述的方法，其进一步包括使用干式蚀刻工艺选择性地蚀刻所述第二介电材料(108、308、408)及所述第三介电材料(405)。
16.根据权利要求15所述的方法，其进一步包括使用湿式蚀刻工艺选择性地蚀刻所述第二介电材料(108、308、408)及所述第三介电材料(405)，以移除所述第三电介质(405)的部分并使所述第二电介质(108、308、408)凹入所述开口(445-1、445-n)中。
17.根据权利要求16所述的方法，其进一步包括将所述开口(445-1、445-n)中的所述第一介电材料(117、317、417)沉积为在从1纳米nm到5nm范围中的高度。
18.根据权利要求11所述的方法，其中沉积所述第一介电材料(117、317、417)及所述第四介电材料(447)包括沉积氧化物。
19.根据权利要求11所述的方法，其进一步包括：
沉积低介电常数(k)材料作为所述第一介电材料(117、317、417)及所述第四介电材料(447)；及
沉积高介电常数(k)作为所述第二介电材料(108、308、408)。
20.一种方法，其包括：
在衬底(124、324、424)中形成存取装置(102、104)，所述存取装置具有第一源极/漏极区域(116-1、116-2、278-1、278-2)及第二源极/漏极区域(112-1、112-2、280、280-1)，其中所述第一源极/漏极区域(116-1、116-2、278-1、278-2)与所述第二源极/漏极区域(112-1、112-2、280、280-1)由沟道(135)分离；
通过以下操作形成相邻所述沟道(135)的隔离沟槽(107-1、107-n、307-1、307-n、407-1、407-n)：
在衬底(124、324、424)结构中蚀刻开口(445-1、445-n)；
将第一介电材料(117、317、417)保形地沉积到所述开口(445-1、445-n)中；
在所述开口(445-1、445-n)中所述第一介电材料(117、317、417)上沉积第二介电材料(108、308、408)，所述第二介电材料(108、308、408)具有与所述沟道(135)的导电偏置相反的导电偏置；
在所述开口(445-1、445-n)中所述第二介电材料(108、308、408)上沉积第三介电材料(405)，其中所述第三介电材料(405)为牺牲介电材料；
使用选择性干式蚀刻工艺移除所述第三介电材料(405)的部分；及
使用湿式蚀刻工艺使所述第二介电材料(108、308、408)凹入所述开口(445-1、445-n)中。
21.根据权利要求20所述的方法，其进一步包括沉积氧化铝alox(108、308、408)作为所述第二介电材料(108、308、408)。
22.根据权利要求21所述的方法，其进一步包括使用原子层沉积以在所述第一介电材料(117、317、417)上方沉积所述alox(108、308、408)。
23.根据权利要求22所述的方法，其进一步包括选择性地沉积所述alox(108、308、408)以调整所述沟道(135)的阈值电压(vt)。
24.根据权利要求20所述的方法，其进一步包括使用所述隔离沟槽(107-1、107-n、307-1、307-n、407-1、407-n)中的所述经沉积第二介电材料(108、308、408)静电控制所述沟道(135)的阈值电压(vt)。
25.根据权利要求24所述的方法，其中：
形成所述存取装置(102、104)包括形成具有未经掺杂沟道(135)的掩埋式凹入存取装置brad(102、104)；且
其中使用所述经沉积第二介电材料(108、308、408)静电控制所述沟道(135)的所述vt包括静电控制所述brad(102、104)的所述沟道(135)的底部处的所述vt。
26.根据权利要求20所述的方法，其进一步包括：
当使所述第二电介质(108、308、408)凹入时，从所述开口(445-1、445-n)移除所述第三介电材料(405)的其余部分；及
在所述开口(445-1、445-n)中所述第二介电材料(108、308、408)上沉积第四介电材料(447)以填充所述开口(445-1、445-n)。