一种选通管及其制备方法与流程

本公开内容涉及半导体领域，尤其涉及一种选通管及其制备方法。

背景技术：

随着存储器技术的发展，对存储器的密度及可微缩性提出了更高的要求，交叉点型的存储器具有高的存储密度以及出色的可微缩性，是存储器领域的一个有力的竞争者，然而交叉点型存储器高的漏电流问题亟待解决，选通管被认为是解决漏电流问题的有力的候选者。

选通管具有开态电流高、开关速度快等优点，但是漏电流高是其应用于存储器阵列的一大阻碍。

技术实现要素：

本公开内容的目的至少部分在于，提供一种性能有提升和改进的选通管及其制备方法。

第一方面，本公开内容的实施例提供了如下技术方案：

一种选通管，包括：

衬底；

设置于衬底上的交替层，所述交替层由底电极层与绝缘层交替形成；

所述交替层上开设有u型凹槽，从所述u型凹槽的内壁至所述u型凹槽中心的方向依次设置有选通层和介质层，所述介质层围成的凹型空间内填充有顶电极层。

可选的，所述底电极层为tin层；所述绝缘层为sio2层。

可选的，所述选通层为铌的氧化物层，所述选通层的厚度为25～40nm。

可选的，所述介质层为hfo2层，所述介质层的厚度为18～22nm。

可选的，所述顶电极层为pt层，位于所述凹型空间内的所述顶电极层的宽度为45～55nm。

第二方面，提供了一种选通管的制备方法，包括：

在衬底上形成交替层，所述交替层由底电极层与绝缘层交替形成；

刻蚀所述交替层形成u型凹槽；

在所述u型凹槽内壁上依次形成选通层和介质层；

在所述介质层围成的凹型空间内填充顶电极层。

可选的，所述在衬底上形成交替层，包括：在所述衬底上形成由tin层与sio2层交替形成的交替层。

可选的，所述在所述u型凹槽内壁上依次形成选通层和介质层，包括：采用磁控溅射技术击打包括nb元素和o元素的靶材，在通氧量为0.6-1.0sccm的条件下，在所述u型凹槽内壁上沉积铌的氧化物，形成所述选通层；在所述选通层上形成所述介质层。

可选的，所述在所述u型凹槽内壁上依次形成选通层和介质层，包括：在所述u型凹槽内壁上形成所述选通层；在所述选通层上采用原子层沉积技术沉积hfo2，形成所述介质层。

可选的，所述在所述介质层围成的凹型空间内填充顶电极层，包括：采用磁控溅射技术在所述介质层围成的凹型空间内沉积pt，形成所述顶电极层，位于所述凹型空间内的所述顶电极层的宽度为45～55nm。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

本申请实施例提供的选通管及其制备方法，通过在底电极层与绝缘层交替形成的交替层上开设u型凹槽，再在u型凹槽中设置选通层和介质层，并在介质层围成的凹型空间内填充设置顶电极层，形成三维器件结构。由于该三维器件结构中位于u型凹槽内的选通层是接触的u型凹槽侧壁上底电极层的横切面，使得选通层与底电极层的接触面积得到了较大的减少，限制了热效应，降低了选通管的漏电流；并且通过在选通层与顶电极层之间插入合适的介质层，形成较窄的导电细丝，介质层中没有导电细丝的地方具有较高的电阻，从而抑制了选通层里的缺陷，所以进一步限制热效应，最终有效降低了选通管的漏电流。

附图说明

为了更清楚地说明本公开内容实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开内容的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为依据本公开一个或多个实施方式的选通管的结构图；

图2为图1中的虚线方框内的局部图；

图3为依据本公开一个或多个实施方式的选通管的制备方法的流程图；

图4为依据本公开一个或多个实施方式的选通管的工艺流程图一；

图5为依据本公开一个或多个实施方式的选通管的工艺流程图二；

图6为依据本公开一个或多个实施方式的选通管的工艺流程图三。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。在本公开的上下文中，相似或者相同的部件可能会用相同或者相似的标号来表示。

为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本公开内容实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。

根据本公开的一个方面，提供了一种选通管，如图1和图2所示，包括：

衬底1；

设置于衬底1上的交替层2，所述交替层2由底电极层21与绝缘层22交替形成；

所述交替层2上开设有u型凹槽，从所述u型凹槽的内壁至所述u型凹槽中心的方向依次设置有选通层3和介质层4，所述介质层4围成的凹型空间内填充有顶电极层5。

需要说明的是，图1为依据本公开一个或多个实施方式的选通管的结构图，图2为图1中的虚线方框内的局部图，其中，图2具体为把虚线方框里的区域截下来，并去掉绝缘层22后逆时针翻转90°形成的局部图。

具体来讲，该衬底1可以是si衬底、sio2衬底或si及sio2共同组成的衬底。较优的，可以设置该衬底1是下侧为si上侧为sio2，以通过sio2与衬底1上的交替层2中的绝缘层22更好的过渡。

具体来讲，交替层2中底电极层21与绝缘层22的层数不作限制，具体底电极层21可以为1～8层，绝缘层22可以为2～9层，当然，也可以超过8层。例如，交替层2可以从衬底1往上依次为：绝缘层22-底电极层21-绝缘层22-底电极层21-绝缘层22-底电极层21-绝缘层22-底电极层21-绝缘层22-底电极层21-绝缘层22，即5层底电极层21与6层绝缘层22交替形成交替层2。在具体实施过程中，交替层2最下方和最上方一层均为绝缘层2。

较优的，可以设置底电极层21为tin层，绝缘层22为sio2层。底电极层21厚度每层在20～30nm左右，绝缘层22厚度大于底电极层21，减小底电极层21与选通层3的接触面积。当然，底电极层21也可以为w、pt、au等金属层，或w、pt、au等的氮化物层，在此不作限制。绝缘层22也可以为c、sic等绝缘层，在此也不作限制。

具体的，交替层2上开设有u型凹槽，该u形凹槽从交替层2的最上层开设至最底层的绝缘层22，在u型槽的下底面不保留底电极层21，使得底电极层21与选通层3的接触部仅为该层的侧切面，减少接触面积。

较优的，选通层3为铌的氧化物层，具体为nbox，x为正数。选通层3的厚度为25～40nm。由于nbox型选通层材料的选通管的开态电流高，且开关速度快，但是存在漏电流高的问题，采用本实施例的结构能有效的保留其有益效果，且有效解决漏电流高的问题。当然，选通层3也可以为硫系化合物等具有阈值转变特性的材料，在此不作限制。

具体的，如图1所示，该选通层3位于u型凹槽内的底部与绝缘层22接触，选通层3位于凹槽内侧壁的区域与底电极层21的侧切面接触。该选通层3可以如图1所示延伸至交替层2的上表面。

较优的，介质层4为hfo2层，介质层4的厚度为18～22nm。由于hfo2材料的电热特性(电阻高)，在选通管使用过程中能有效降低电流，减小导通面积，限制热效应，从而进一步降低选通管的漏电流。当然，介质层4也可以为其他电阻较高且能产生导电细丝的材料(例如niox、al2o3等)，在此不作限制。

较优的，顶电极层5为pt层，如图1所示，位于介质层4围成的凹型空间内的顶电极层5的宽度a为45～55nm。当然，顶电极层5也可以为w、au等金属层，在此不作限制。

将顶电极层5设置在凹型空间内，如图2所示，通过使顶电极层5的宽度a足够宽来保证与介质层4接触面的粗糙度，来减少介质层4产生的导电细丝6的面积，从而抑制了选通层3里的缺陷，限制了热效应；通过减小选通层3与底电极层21的接触面积，限制选通层3与底电极层21接触面形成的焦耳热，即第一焦耳热限制8，因此，通过这两方面的限制，最终对选通层3产生了第二焦耳热限制7，进一步减少漏电流。

另一方面，本公开还提供了前述选通管的制备方法，详述如下。

本公开提供了一种选通管的制备方法，如图3所示，包括：

步骤s301，在衬底上形成交替层，所述交替层由底电极层与绝缘层交替形成；

步骤s302，刻蚀所述交替层形成u型凹槽；

步骤s303，在所述u型凹槽内壁上依次形成选通层和介质层；

步骤s304，在所述介质层围成的凹型空间内填充顶电极层。

下面结合图4-图6，详细介绍该选通管的制备方法。

首先，如图4所示，在衬底1上形成交替层2。较优的，可以是在衬底1上形成由tin层(底电极层)与sio2层(绝缘层)交替形成的交替层2。具体可以是通过物理气相沉积(physicalvapordeposition，pvd)或等离子体增强化学的气相沉积法(plasmaenhancedchemicalvapordeposition，pecvd)等沉积技术来形成交替层2，在此不作限制。

当然，底电极层21也可以为w、pt、au等金属层，或w、pt、au等的氮化物层，在此不作限制。绝缘层22也可以为c、sic等绝缘层，在此也不作限制。

然后，如图5所示，刻蚀交替层2形成u型凹槽，具体刻蚀至u型凹槽底面为绝缘层22为止。刻蚀工艺可以选用湿法刻蚀或干法刻蚀等，在此不作限制。

接下来，如图6所示，在所述u型凹槽内壁上依次形成选通层3和介质层4。

优选的，选通层3为铌的氧化物层，具体形成工艺可以为采用磁控溅射技术，在ar和o2的环境中击打包括nb元素和o元素的靶材，在通氧量为0.6-1.0sccm的条件下(通氧量0.8sccm为最优)，在所述u型凹槽内壁上沉积铌的氧化物，形成所述选通层。其中，靶材的nb:o的质量比可以为1:1或其他比值，在此不作限制。具体来讲，采用溅射技术形成的选通层3缺陷更少，更均匀。当然，选通层3也可以为硫系化合物等具有阈值转变特性的材料。也可以采用蒸发法或化学沉积法等工艺来形成选通层3，在此均不作限制。

优选的，在选通层3上可以采用原子层沉积技术(atomiclayerdeposition，ald)沉积hfo2，形成介质层4，以保证介质层4的致密性，减少导电细丝的产生面积。当然，介质层4也可以为掺杂硅等半导体材料。也可以采用蒸发法或化学沉积法等工艺来形成介质层4，在此均不作限制。

再下来，如图1所示，在介质层4围成的凹型空间内填充顶电极层5。

优选的，对顶电极层5可以采用磁控溅射技术在所述介质层围成的凹型空间内沉积pt，形成顶电极层5，位于凹型空间内的顶电极层5的宽度为45～55nm。当然，顶电极层5也可以为w、au等金属层，在此不作限制。

需要说明的是，选通层3、介质层4和顶电极层5可以如图1所示延伸至交替层2的表面，也可以仅位于u型凹槽区域，在此不作限制。

上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：

本申请实施例提供的选通管及其制备方法，通过在底电极层与绝缘层交替形成的交替层上开设u型凹槽，再在u型凹槽中设置选通层和介质层，并在介质层围成的凹型空间内填充设置顶电极层，形成三维器件结构。由于该三维器件结构中位于u型凹槽内的选通层是接触的u型凹槽侧壁上底电极层的横切面，使得选通层与底电极层的接触面积得到了较大的减少，限制了热效应，从而有效降低了选通管的漏电流。并且通过在选通层与顶电极层之间插入合适的介质层，形成较窄的导电细丝，介质层中没有导电细丝的地方具有较高的电阻，从而抑制了选通层里的缺陷，所以进一步限制热效应，最终有效降低了选通管的漏电流。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

显然，本领域的技术人员可以对本公开内容进行各种改动和变型而不脱离本公开内容的精神和范围。这样，倘若本公开内容的这些修改和变型属于本公开内容权利要求及其等同技术的范围之内，则本公开内容也意图包含这些改动和变型在内。