一种低应力多晶硅半介质隔离槽的制备方法与流程

℃，氧化层厚度100
±
20nm。
[0007]
进一步的，步骤s3采用lpcvd工艺制备氮化硅薄膜，工艺温度控制在780 ℃，氮化硅薄膜厚度100
±
30nm。
[0008]
进一步的，步骤s4光刻工艺按以下步骤执行：s41、匀胶：选用正性光刻胶，先在硅片表面用hmds进行增粘处理，然后旋转涂胶，胶厚1.0
±
0.1μm；s42、前烘：将涂覆好光刻胶的基片放在热板上，温度设置为90
±
5℃，时间为60s；s43、曝光：用光刻掩模版在光刻机上进行图形套准曝光，套准精度为
±
0.05μm；s44、曝光后烘：温度设置：110℃，时间为60s，为减小驻波效应，进一步挥发光刻胶中的有机溶剂，使曝光反应完全；s45、显影：显影液采用四甲基氢氧化铵的水溶液，配比为四甲基氢氧化铵:水＝1:9；显影温度20
±
1℃；显影时间1
±
0.1min；然后去离子水冲洗离心干燥，去离子水电阻率≥17mω.cm；s46、后烘：将显影后的硅片放入充氮烘箱中，温度110
±
5℃，时间为30
±
2min。
[0009]
进一步的，步骤s5所述隔离槽的宽度5-9
µ
m，深度15-18
µ
m。
[0010]
进一步的，步骤s7采用 lpcvd工艺进行多晶硅填充，淀积温度590
±
1℃，退火温度980℃；按照填充1微米，接着退火1微米的步骤进行，共填充5微米。
[0011]
进一步的，步骤s9湿法腐蚀，使用160℃的磷酸腐蚀氮化硅薄膜，腐蚀速率控制在40a/min；使用hf腐蚀氧化层，腐蚀速率控制在200－300a/min。
[0012]
本发明的有益效果是，低应力多晶硅填充于半介质隔离槽的内部，低应力多晶硅的填充不仅满足槽内填充完全的要求，并且该材料通过lpcvd技术生长具有高保形性（即使图形深宽比较大，仍可以按图形比例淀积覆盖），也为器件平面cmp抛光技术提供帮助，比单独使用氧化硅介质层深槽填充具有优势，不仅提高了集成电路的抗辐射能力,同时简化大线宽工艺条件下pn隔离结横向扩散的缺点,突破了soi全介质隔离槽工艺复杂性,并保证硅表面形貌平坦，易实现隔离功能,占据芯片面积小，且成本低，易于大范围推广使用。
附图说明
[0013]
下面结合附图和实施例对本发明进一步说明：图1是本发明步骤s1的示意图；图2是本发明步骤s2的示意图；图3是本发明步骤s3的示意图；图4是本发明步骤s4的示意图；图5是本发明步骤s5的示意图；图6是本发明步骤s6的示意图；图7是本发明步骤s6的局部放大示意图；图8是本发明步骤s7的示意图；图9是本发明步骤s8的示意图；图10是本发明步骤s9的大示意图。
具体实施方式
[0014]
本发明提供一种低应力多晶硅半介质隔离槽的制备方法，包括以下步骤：s1、如图1所示，取p型（100）6寸硅晶圆片作为基片1，电阻率大小不限制，厚度675μm；清洗基片，去除基片表面污垢；基片需进行化学清洗，清洗方式是干进干出，清洗试剂是四种溶液按标准顺序依次进行清洗；化学试剂分别为浓硫酸、氢氟酸、氨水、盐酸和过氧化氢；硫酸为强氧化剂，在清洗的过程中除了会去除有机溶剂外，会在硅片表面生成自然氧化层，因此其后使用氢氟酸溶液腐蚀，氨水溶液去除硅颗粒，盐酸溶液去除金属离子，高纯去离子水冲洗，氮气保护离心干燥；化学试剂的配比与环境温度：硫酸: 过氧化氢=4:1
ꢀꢀꢀ
温度为125
±
5℃氢氟酸:水＝1:100
ꢀꢀꢀꢀꢀ
温度为室温氨水：过氧化氢：水＝1：2：12.5
ꢀꢀꢀ
温度：65℃盐酸：过氧化氢：水＝1：1：12.5
ꢀꢀꢀ
温度：65℃去离子水电阻率≥17mω.cm；s2、结合图2所示，在基片1顶面生长第一氧化层2；氧化层生长的在高温氧化炉中进行，氧化温度在1000
±
1℃，得到厚度100
±
20nm的第一二氧化硅层；s3、结合图3所示，在氧化层2顶面生长氮化硅薄膜3，氮化硅薄膜与氧化层共同作为介质层；使用lpcvd工艺制备氮化硅薄膜，工艺温度控制在780 ℃，氮化硅厚度100
±
30nm；s4、结合图4所示，通过光刻工艺在介质层制备隔离槽图形4，腐蚀隔离槽图形区域的介质层；光刻工艺按以下步骤执行：s41、匀胶：选用正性光刻胶，先在硅片表面用hmds进行增粘处理，然后旋转涂胶，胶厚1.0
±
0.1μm；s42、前烘：将涂覆好光刻胶的基片放在热板上，温度设置为90
±
5℃，时间为60s；s43、曝光：用光刻掩模版在光刻机上进行图形套准曝光，套准精度为
±
0.05μm；s44、曝光后烘：温度设置：110℃，时间为60s，为减小驻波效应，进一步挥发光刻胶中的有机溶剂，使曝光反应完全；s45、显影：显影液采用四甲基氢氧化铵的水溶液，配比为四甲基氢氧化铵:水＝1:9；显影温度20
±
1℃；显影时间1
±
0.1min；然后去离子水冲洗离心干燥，去离子水电阻率≥17mω.cm；s46、后烘：将显影后的硅片放入充氮烘箱中，温度110
±
5℃，时间为30
±
2min；s5、结合图5所示，对隔离槽图形区域的基片进行刻蚀，形成隔离槽5；采用反应离子刻蚀法进行隔离槽图形的刻蚀，反应离子刻蚀既有物理作用，又有化学反应，腐蚀具有各向异性；所以，利用反应离子刻蚀可以获得陡峭的侧壁图形；ic工艺中隔离槽的窗口暴露面积不大，主要使用的刻蚀气体是sf6和c4f8；根据深槽刻蚀的微缺陷，可以通过调整刻蚀菜单中刻蚀气体的反应时间比例等因素来完成刻蚀深槽图形的修饰，隔离槽
5的深度控制在15～18微米，宽度5～8微米，对整体刻蚀工艺没有太大的难度，后期填充也无太大影响；s6、结合图6与图7所示，在隔离槽5的底面与侧壁生长二氧化硅氧化层6；二氧化硅氧化层可以缓解后续多晶硅填充时的应力，又具有高保形性；s7、结合图8所示，在隔离槽内进行多晶硅7的填充，并进行退火处理，去除多晶硅内部应力；采用 lpcvd工艺进行多晶硅填充，淀积温度590
±
1℃，退火温度980℃；按照填充1微米，接着退火1微米的步骤进行，共填充5微米；裂片也发现界限分明，填充完全，填充中因刻蚀形貌的特殊性，一般空洞较小，耐压大小可以达到要求；低应力多晶硅的填充不仅满足槽内填充完全的要求，也为器件平面cmp抛光技术提供帮助；s8、结合图9所示，通过cmp工艺，抛光去除氮化硅薄膜表面的多晶硅；低应力多晶硅填充隔离槽后，需要将平面的低应力多晶硅进行去除，使用化学机械抛光技术，对于多晶硅＋氮化硅＋氧化硅膜层结构，将多晶硅进行抛光，使用氮化硅薄膜3作为停止层，氮化硅薄膜对抛光液的选择比也较高；cmp作用宏观机理主要是：将旋转的被抛光晶圆压在与其同方向旋转的弹性抛光垫上，抛光液在晶圆与抛光垫之间连续流动，上下盘高速反向运转，被抛光晶圆表面的反应产物被不断的剥离，反应产物随抛光液的流动带走，新抛光液再补进来。一般抛光过程中化学腐蚀和机械抛光作用达到一种平衡；该工艺中cmp抛光到达氮化硅层后几乎表面无太大变化；s9、结合图10所示，采用湿法腐蚀去除介质层，得到所述低应力多晶硅半介质隔离槽；氮化硅膜层3和第一氧化层2的去除使用湿法腐蚀，氮化硅使用160℃磷酸槽，腐蚀速率控制在40a/min，因此需要补水措施，第一氧化层的腐蚀使用hf（10：1）溶液，腐蚀速率控制在200－300a/min。
[0015]
利用本发明方法制备出的半导体半介质隔离槽的技术指标如下：1、介质隔离深槽工艺实现后，测试该槽或者整体可实现的击穿电压≥100 v；2、在击穿电压满足要求后，进行裂片，并使用sem设备观察深槽侧面其深宽比和介质填充情况，深槽的次表面空洞现象较少；3、afm或台阶仪扫描硅片cmp后表面的平坦度情况，其要求深槽口与硅片表面台阶高度≤0.5
µ
m。
[0016]
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同替换、等效变化及修饰，均仍属于本发明技术方案保护的范围内。