技术特征：
1.一种半导体结构的形成方法，其特征在于，所述半导体结构的形成方法包括以下步骤：提供多个第一芯粒，所述第一芯粒中设置有硅通孔结构；将多个所述第一芯粒垂直堆叠形成芯粒堆叠结构，部分所述硅通孔结构形成第一屏蔽结构，所述第一屏蔽结构设置在所述芯粒堆叠结构的边缘区域；形成第二屏蔽结构，沿所述芯粒堆叠结构的周向，所述第二屏蔽结构环绕所述芯粒堆叠结构，所述第二屏蔽结构覆盖所述芯粒堆叠结构中每个所述第一芯粒的侧壁。2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述提供第一芯粒，包括：提供初始芯粒；形成第一硅通孔结构，所述第一硅通孔结构设置在所述初始芯粒的中心区域；形成第二硅通孔结构，所述第二硅通孔结构围绕所述初始芯粒的中心区域设置在所述初始芯粒的边缘区域，所述第二硅通孔结构环绕所述第一硅通孔结构一圈或多圈，所述第二硅通孔结构包括第一屏蔽层。3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述形成芯粒堆叠结构，包括：形成第一焊盘，所述第一焊盘设置在所述第一芯粒的第一面，所述第一焊盘覆盖所述第一芯粒的第一面暴露出的所述第一硅通孔结构；形成第二焊盘，所述第二焊盘设置在所述第一芯粒与所述第一面相对设置的第二面，所述第二焊盘覆盖所述第一芯粒的第二面暴露出的所述第一硅通孔结构；将多个所述第一芯粒按照第一面和第二面相对设置的顺序垂直堆叠，形成所述芯粒堆叠结构，相邻的所述第一芯粒的所述第一焊盘和所述第二焊盘键合连接，在相邻的所述第一芯粒之间形成第一空腔，所述第二硅通孔结构形成所述第一屏蔽结构。4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述形成芯粒堆叠结构，还包括：形成第三焊盘，所述第三焊盘覆盖所述第一芯粒的第一面暴露出的所述第二硅通孔结构，所述第三焊盘的外侧覆盖有第二屏蔽层；形成第四焊盘，所述第四焊盘覆盖所述第一芯粒的第二面暴露出的所述第二硅通孔结构，所述第四焊盘的外侧覆盖有第三屏蔽层；在所述芯粒堆叠结构中，相邻的所述第一芯粒的所述第三焊盘和所述第四焊盘键合连接，垂直连接的所述第二硅通孔结构、所述第三焊盘和所述第四焊盘共同形成所述第一屏蔽结构。5.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述形成芯粒堆叠结构，还包括：形成第一介电层，所述第一介电层填充所述第一空腔。6.根据权利要求5所述的半导体结构的形成方法，其特征在于，沿所述芯粒堆叠结构的周向，所述第二屏蔽结构还覆盖所述芯粒堆叠结构中每个所述第一介电层的侧壁。7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述形成第二屏蔽结构，包括：
沉积屏蔽材料，所述屏蔽材料覆盖所述芯粒堆叠结构的侧壁以及所述芯粒堆叠结构的顶面；去除覆盖所述芯粒堆叠结构顶面的所述屏蔽材料，被保留的所述屏蔽材料形成所述第二屏蔽结构。8.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：形成隔离层，所述隔离层覆盖所述芯粒堆叠结构的顶面；所述屏蔽材料覆盖所述隔离层。9.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述去除覆盖所述芯粒堆叠结构顶面的所述屏蔽材料，包括：去除隔离层以及覆盖在所述隔离层上的所述屏蔽材料。10.一种半导体结构，其特征在于，包括：芯粒堆叠结构，所述芯粒堆叠结构至少包括多个堆叠设置的第一芯粒，所述第一芯粒中设置有硅通孔结构，所述第一芯粒通过所述硅通孔结构垂直堆叠；第一屏蔽结构，所述第一屏蔽结构设置在所述芯粒堆叠结构中，所述第一屏蔽结构至少包括部分所述硅通孔结构，所述第一屏蔽结构设置在所述芯粒堆叠结构的边缘区域；第二屏蔽结构，所述第二屏蔽结构环绕所述芯粒堆叠结构设置在所述芯粒堆叠结构的周向边缘，所述第二屏蔽结构覆盖所述芯粒堆叠结构中每个所述第一芯粒的侧壁。11.根据权利要求10所述的半导体结构，其特征在于，所述硅通孔结构包括多个第一硅通孔结构以及多个第二硅通孔结构；多个所述第一硅通孔结构设置在所述第一芯粒的中心区域，多个所述第二硅通孔结构围绕所述第一硅通孔结构设置在所述第一芯粒的边缘区域，多个所述第二硅通孔结构围绕所述第一硅通孔结构一圈或多圈，所述第二硅通孔中设置有第一屏蔽层。12.根据权利要求11所述的半导体结构，其特征在于，所述芯粒堆叠结构还包括：第一焊盘，所述第一焊盘设置在所述第一芯粒的第一面，所述第一焊盘覆盖所述第一芯粒的第一面暴露出的所述第一硅通孔结构；第二焊盘，所述第二焊盘设置在与所述第一芯粒的第一面相对的第二面，所述第二焊盘覆盖所述第一芯粒的第二面暴露出的所述第一硅通孔结构；所述芯粒堆叠结构中多个所述第一芯粒按照第一面和第二面相对设置的顺序垂直堆叠，相邻的所述第一芯粒的所述第一焊盘和所述第二焊盘键合连接，相邻的所述第一芯粒之间设置有第一空腔，所述第二硅通孔结构设置成所述第一屏蔽结构。13.根据权利要求12所述的半导体结构，其特征在于，所述芯粒堆叠结构还包括：第三焊盘，所述第三焊盘覆盖所述第一芯粒的第一面暴露出的所述第二硅通孔结构，所述第三焊盘的外侧覆盖有第二屏蔽层；第四焊盘，所述第四焊盘覆盖所述第一芯粒的第二面暴露出的所述第二硅通孔结构，所述第四焊盘的外侧覆盖有第三屏蔽层；在所述芯粒堆叠结构中，相邻的所述第一芯粒的所述第三焊盘和所述第四焊盘键合连接，垂直连接的所述第二硅通孔结构、所述第三焊盘和所述第四焊盘共同设置成所述第一屏蔽结构。
14.根据权利要求13所述的半导体结构，其特征在于，所述芯粒堆叠结构还包括：第一介电层，所述第一介电层填充所述第一空腔。15.根据权利要求14所述的半导体结构，其特征在于，沿所述芯粒堆叠结构的周向，所述第二屏蔽结构还覆盖所述芯粒堆叠结构中每个所述第一介电层的侧壁。
技术总结
本公开提供了一种半导体结构的形成方法及半导体结构，半导体结构的形成方法包括：提供多个第一芯粒，第一芯粒中设置有硅通孔结构，多个第一芯粒垂直堆叠形成芯粒堆叠结构，部分硅通孔结构形成第一屏蔽结构，第一屏蔽结构设置在芯粒堆叠结构的边缘区域；形成第二屏蔽结构，沿芯粒堆叠结构的周向，第二屏蔽结构环绕芯粒堆叠结构，第二屏蔽结构覆盖芯粒堆叠结构中每个第一芯粒的侧壁。在本公开的半导体结构的形成方法中，在芯粒堆叠结构中形成第一屏蔽结构，在芯粒堆叠结构的周向边缘形成第二屏蔽结构，为半导体结构提供了良好的屏蔽效果。果。果。
技术研发人员：刘志拯
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2021.09.13
技术公布日：2023/3/16