技术特征：
1.一种半导体器件，包括：多个绝缘层和多个栅电极，交替地布置在第一方向上；以及多个沟道结构，在所述第一方向上穿过所述多个栅电极和所述多个绝缘层，其中，所述多个栅电极中的每一个包括：第一导电层，包括围绕所述多个沟道结构的内壁；以及第二导电层，在与所述第一方向垂直的第二方向上与所述多个沟道结构分离，其中，所述第二导电层的电阻率小于所述第一导电层的电阻率。2.根据权利要求1所述的半导体器件，其中，所述多个栅电极中的每一个还包括导电阻挡层，所述导电阻挡层布置在所述多个绝缘层中最靠近所述多个栅电极中的每一个的对应一个绝缘层与所述第一导电层之间，其中，所述导电阻挡层包括布置在所述第一导电层与所述第二导电层之间的部分。3.根据权利要求2所述的半导体器件，其中，所述第二导电层与所述第一导电层分离，所述导电阻挡层设置在所述第二导电层与所述第一导电层之间。4.根据权利要求2所述的半导体器件，其中，所述导电阻挡层还包括布置在所述第二导电层与所述多个绝缘层中的对应一个绝缘层之间的部分。5.根据权利要求1所述的半导体器件，其中，所述多个栅电极中的每一个还包括绝缘阻挡层，所述绝缘阻挡层与所述第二导电层接触并与所述第一导电层分离。6.根据权利要求5所述的半导体器件，其中，所述绝缘阻挡层包括氧化铝。7.根据权利要求4所述的半导体器件，其中，所述第二导电层包括铝、或铜铝合金。8.根据权利要求4所述的半导体器件，其中，所述第二导电层包括具有9∶1的铜铝质量比的铜铝合金。9.一种半导体器件，包括：多个栅极堆叠，包括在与衬底的上表面垂直的第一方向上堆叠在所述衬底上的多个栅电极，所述多个栅极堆叠沿与所述衬底的上表面平行的第二方向彼此分离；多个绝缘层，设置在所述多个栅电极之间；多个沟道结构，在所述第一方向上穿过所述多个栅极堆叠；以及上绝缘层，包括所述上绝缘层的介于所述多个栅极堆叠之间的部分，其中，所述多个栅电极中的每一个包括：第一导电层，布置在所述多个栅极堆叠的每一个的中心处；以及第二导电层，布置在所述多个栅极堆叠的相应边缘处，所述边缘平行于与所述第一方向和所述第二方向中的每一个垂直的第三方向，其中，所述第二导电层包括与所述第一导电层的材料不同的材料。10.根据权利要求9所述的半导体器件，其中，所述多个栅电极中的每一个的所述第二导电层在所述第二方向上的长度之和的范围是所述多个栅电极中的对应一个在所述第二方向上的长度的1/10到1/5。11.根据权利要求9所述的半导体器件，其中，所述第二导电层中的每一个的电阻率小于所述第一导电层的电阻率。12.根据权利要求9所述的半导体器件，其中，所述第一导电层包括钨，并且所述第二导电层包括铜、铝和铜铝合金中的任一种。
13.根据权利要求9所述的半导体器件，其中，所述多个栅电极中的每一个还包括导电阻挡层，所述导电阻挡层覆盖所述第一导电层的上表面和下表面，其中，所述导电阻挡层包括所述导电阻挡层的布置在所述第一导电层与所述第二导电层之间的部分。14.根据权利要求9所述的半导体器件，其中，所述多个栅电极中的每一个还包括：第一导电阻挡层，覆盖所述第一导电层的上表面和下表面；以及第二导电阻挡层，覆盖所述第二导电层的上表面和下表面。15.根据权利要求14所述的半导体器件，其中，所述第一导电阻挡层和所述第二导电阻挡层包括不同的材料。16.根据权利要求14所述的半导体器件，其中，所述第一导电阻挡层和所述第二导电阻挡层中的每一个包括钛和氮化钛的双层。17.根据权利要求9所述的半导体器件，其中，所述多个栅电极中的每一个还包括绝缘阻挡层，所述绝缘阻挡层布置在所述上绝缘层的布置在所述多个栅极堆叠之间的部分与所述第二导电层之间。18.根据权利要求17所述的半导体器件，其中，所述绝缘阻挡层与所述上绝缘层的分别布置在所述多个栅极堆叠与所述第二导电层的侧表面之间的部分接触。19.根据权利要求17所述的半导体器件，其中，所述绝缘阻挡层包括氧化铝。20.一种半导体器件，包括：多个绝缘层，堆叠在第一方向上；绝缘阻挡层，覆盖所述多个绝缘层的上表面和下表面；多个栅电极，布置在所述多个绝缘层之间，并且部分地填充所述多个绝缘层之间的空间；多个沟道结构，在所述第一方向上穿过所述多个栅电极和所述多个绝缘层；以及上绝缘层，填充所述多个绝缘层之间的空间，其中，所述多个栅电极中的每一个包括：第一导电层，包括内壁和钨，所述内壁围绕所述多个沟道结构；第二导电层，布置在所述上绝缘层和所述第一导电层之间，并且包括铜、铝以及铜铝合金中的任一种；以及导电阻挡层，布置在所述第一导电层与所述第二导电层之间。
技术总结
提供了一种半导体器件。该半导体器件包括：在第一方向上交替布置的多个绝缘层和多个栅电极；以及在所述第一方向上穿过所述多个栅电极和所述多个绝缘层的多个沟道结构，其中，所述多个栅电极中的每一个包括：包括围绕所述多个沟道结构的内壁的第一导电层；以及在与所述第一方向垂直的第二方向上与所述多个沟道结构分离的第二导电层，其中，所述第二导电层的电阻率小于所述第一导电层的电阻率。的电阻率小于所述第一导电层的电阻率。的电阻率小于所述第一导电层的电阻率。
技术研发人员：宋英杰 昔浚荣 吴银珠 张炳哲 任峻成
受保护的技术使用者：三星电子株式会社
技术研发日：2022.07.08
技术公布日：2023/1/19