专利名称：快速存储单元及其制造方法
技术领域：
本发明涉及一种快速存储单元及其制造方法，特别涉及一种快速存储单元及其能通过在浮栅的侧壁形成ONO(氧化物-氮化物-氧化物)结构绝缘隔离层防止耦合率减小的制造方法。
通常，可将具有电编程序和擦除功能的诸如快速EEPROM(电可擦可编程序只读存储器)单元、EPROM等等的非易失存储单元分为叠栅结构型或劈栅结构型。
如
图1A所示，在硅基片1上依次形成隧道氧化膜5、浮栅6、介质膜11和控制栅12，此后，在基片1中形成源和漏区7和8，来制造具有常规叠栅结构的快速存储单元。如图1B所示，在基片1上按顺序形成隧道氧化膜5、浮栅6、介质膜和控制栅12，此后，在基片1中形成源和漏区7和8，制造具有常规劈栅结构的快速存储单元，其中，所说控制栅12延伸至漏区8，选择栅氧化膜9形成于所说延伸的控制栅12和所说漏区8之间。尽管这两种存储单元的通过将热电子注入浮栅或从其放电进行编程和擦除操作的功能是相同的，但有劈栅结构的快速存储单元能有效地减少释放进漏区8的电流量，由于它使用将由源区7产生的热电子注入浮栅6的源侧注入方法，所以编程效率高，功耗小。如图1B所示，将使用源侧注入的快速存储单元分成叠栅区A和选择栅区B。在叠栅区A和选择栅区B之间形成沟道。沟道C的宽度由在浮栅6的侧壁形成的介质膜11的厚度决定。因此，介质膜11的厚度很大程度地影响编程特性和读电流电平。另外在浮栅6的侧壁形成的介质膜11的厚度必须小于600埃。尤其是为了改善读电流电平，介质膜11的厚度必须薄，从而可完全防止浮栅6和控制栅12间的电子泄漏。在已有技术中，在形成浮栅6后，用氧化工艺形成介质膜11。然而，通过由掺杂磷(P)的多晶硅的高速氧化，介质膜11扩大，因此很难控制其厚度，从而导致低介电特性。另外，由于其侧壁氧化，浮栅6的宽度减小，导致对编程和读特性产生不利影响的耦合率减小。
因此，本发明目的是提供一种快速存储单元及其能通过在浮栅的侧壁形成ONO(氧化物-氮化物-氧化物)结构绝缘隔离层防止耦合率减小的制造方法。
为实现上述目的，根据本发明的一种快速存储单元包括在硅基片上的选择区形成的浮栅和隧道氧化膜；在浮栅的两侧壁形成的绝缘膜隔离层；在包括绝缘膜隔离层的整个表面上形成的介质膜；在硅基片中形成的源区，其中源区延伸至在隧道氧化膜的下面的那部分硅基片；在硅基片中形成的漏区；及在置于浮栅上的那部分介质膜上形成并延伸至在漏区上形成的那部分介质膜的控制栅。
一种制造快速存储单元的方法包括在硅基片上依次形成隧道氧化膜、第一多晶硅层和氧化膜；使氧化膜和第一多晶硅层构图，形成浮栅；在硅基片中形成源和漏区；在形成源和漏区后，在硅基片的整个表面上形成绝缘膜；用各向同性腐蚀工艺，在氧化膜和浮栅膜的侧壁形成绝缘膜隔离层；除去保留在浮栅上的那部分氧化膜，并进行热氧化工艺，以在露出的硅基片和浮栅上的介质膜上形成选择栅氧化膜；以及在热氧化工艺后在整个表面上形成第二多晶硅层，并使第二多晶硅层构图以形成控制栅。
为了充分理解本发明的性质和目的，应该参看照下面结合附图所作的详细描述，其中图1A是具有常规叠栅结构的快速存储单元的剖面图；图1B是具有常规劈栅结构的快速存储单元的剖面图；图2A至2G是解释根据本发明制造快速存储单元的方法的剖面图。
在各附图中相似的附图标记表示相似的部件。
图2A至2G是解释根据本发明制造快速存储单元的方法的剖面图。
图2A是一剖面图，其中，在硅片10的整个表面上依次形成隧道氧化膜2、第一多晶硅层3和氧化膜4，隧道氧化膜2的厚度为50至100埃，氧化膜4的厚度为300至600埃，多晶硅层3中掺有磷(P)。在上述工艺中，可以不在多晶硅层3上形成氧化膜4。
图2B是一剖面图，其中，用浮栅电极作掩模，通过光刻和腐蚀工艺，使氧化膜4和第一多晶硅层3构图，形成浮栅3A，此后，用所给掩膜，通过离子注入工艺，在硅基片10中分别形成源和漏区7A和8A。
图2C是一剖面图，其中，在源和漏区7A和8A形成后，在整个表面上形成绝缘膜，此后，通过各向同性腐蚀直到露出硅基片10，在已构图的氧化膜4和浮栅3A的侧壁上形成绝缘隔离层11A。在依次层叠有底层氧化膜、氮化膜和上层氧化膜的ONO(氧化物-氮化物-氧化物)结构中或在依次层叠有氧化膜和氮化膜的ON(氧化物-氮化物)结构中形成绝缘膜，其中底层氧化膜是热氧化膜或CVD(化学汽相淀积)氧化膜。绝缘膜隔离层的宽度为50至100埃。
图2D是一剖面图，其中，用湿法腐蚀工艺除去保留在浮栅3A上的氧化膜4。但在没形成如图2A所示的氧化膜4时，就不需要湿法工艺。
图2E是一剖面图，如图所示进行热氧化工艺，在图2D中的露出的硅基片10上形成选择栅氧化膜19。在浮栅3A上形成的氧化膜可用作介质膜14。
图2F是一剖面图，如图所示，在整个上表面上形成第二多晶硅层22。图2G是一剖面图，如图所示，用控制栅作掩模，通过光刻和腐蚀工艺，使第二多晶硅层22构图，形成控制栅22A。根据上述工艺形成的快速存储单元其浮栅3A和控制栅22A间的介电特性好，并由于在浮栅3A的侧壁形成ONO或ON结构的绝缘垫11A，能容易地控制绝缘膜厚度，从而由氧化浮栅3A的侧壁来防止耦合率减小。
如上所述，通过在浮栅3A的侧壁形成ONO或ON结构的绝隔离层11A，本发明具有能防止耦合率减小的显著效果。
尽管上面已对优选实施例作了某种程度的说明，但所说明的只是本发明的原理。应该理解到，这里所公开的优选实施例并不是对本发明的限制。因此，在不脱离本发明的范围和精神的情况下能作的所有变化皆包含在本发明的其它实施例中。
权利要求
1一种半导体器件中的快速存储单元包括在硅基片上的选择区形成的浮栅和隧道氧化膜；在浮栅的两侧壁形成的绝缘膜隔离层；在包括绝缘膜隔离层的整个表面上形成的介质膜；在所说硅基片中形成的源区，其中所说源区延伸至在隧道氧化膜的下面的那部分硅基片；在硅基片中形成的漏区；及在浮栅上和所说漏区上形成的部分所说介质膜上的部分所说介质膜上形成的控制栅。
2根据权利要求1的快速存储单元，其特征在于所形成的所说隧道氧化膜的厚度为50至100埃。
3根据权利要求1的快速存储单元，其特征在于所说绝缘膜垫是依次层叠有底层氧化膜、氮化膜和上层氧化膜的ONO结构。
4根据权利要求3的快速存储单元，其特征在于所说底层氧化膜为CVD氧化膜。
5根据权利要求3的快速存储单元，其特征在于所说底层氧化膜为热氧化膜。
6根据权利要求1的快速存储单元，其特征在于所说绝缘膜隔离层的宽度为50至100埃。
7根据权利要求1的快速存储单元，其特征在于所说绝缘膜隔离层是依次层叠有氧化膜和氮化膜的ON结构。
8根据权利要求7的快速存储单元，其特征在于所说氧化膜为CVD氧化膜。
9根据权利要求7的快速存储单元，其特征在于所说底层氧化膜为热氧化膜。
10根根据权利要求1的快速存储单元，其特征在于所说介质膜为热氧化膜。
11一种制造半导体器件中快速存储单元的方法包括在硅基片上依次形成隧道氧化膜、第一多晶硅层和氧化膜；使所说氧化膜和所说第一多晶硅膜构图，形成浮栅；在硅基片中形成源区和漏区；在形成所说源和漏区后，在整个表面上形成绝缘膜，用各向同性腐蚀工艺，在所说氧化膜和浮栅的侧壁形成绝缘膜隔离层；除去保留在所说浮栅上的那部分所说氧化膜，进行热氧化工艺，在露出的硅基片上形成选择栅氧化膜和在所说浮栅上形成介质膜；以及在热氧化工艺后，在整个表面上形成第二多晶硅层，并使第二多晶硅层构图，形成控制栅。
12根据权利要求11的方法，其特征在于所形成的所说隧道氧化膜的厚度为50至100埃。
13根据权利要求11的方法，其特征在于所说氧化膜的总厚度为300至600埃。
14根据权利要求11的快速存储单元，其特征在于所说绝缘膜是依次层叠有底层氧化膜、氮化膜和上层氧化膜的ONO结构。
15根据权利要求14的快速存储单元，其特征在于所说底层氧化膜为CVD氧化膜。
16根据权利要求14的快速存储单元，其特征在于所说底层氧化膜为热氧化膜。
17根据权利要求11的快速存储单元，其特征在于所说绝缘膜是依次层叠有氧化膜和氮化膜的ON结构。
18根据权利要求17的快速存储单元，其特征在于所说氧化膜为CVD氧化膜。
19根据权利要求17的快速存储单元，其特征在于所说氧化膜为热氧化膜。
20一种在半导体器件中形成快速存储单元的方法包括以下步骤；在硅基片上依次形成隧道氧化膜、第一多晶硅层；使所说第一多晶硅膜构图，形成浮栅；在硅基片中形成源区和漏区；在形成所说源和漏区后，在整个表面上形成绝缘膜，用各向同性腐蚀工艺，在所说氧化膜和浮栅的侧壁形成绝缘膜隔离层；进行热氧化工艺，在露出的硅基片上形成选择栅氧化膜和在所说浮栅上形成介质膜；以及在热氧化工艺后，在整个表面上形成第二多晶硅层，并使第二多晶硅层构图，形成控制栅。
21根据权利要求20的快速存储单元，其特征在于所形成的所说隧道氧化膜厚为50至100埃。
22根据权利要求20的方法，其特征在于所说氧化膜的总厚度为300至600埃。
23根据权利要求20的快速存储单元，其特征在于所说绝缘膜是依次堆叠有底层氧化膜、氮化膜和上层氧化膜的ONO结构。
24根据权利要求23的快速存储单元，其特征在于所说底层氧化膜为CVD氧化膜。
25根据权利要求23的快速存储单元，其特征在于所说底层氧化膜为热氧化膜；
26根据权利要求20的快速存储单元，其特征在于所说绝缘膜是依次层叠有氧化膜和氮化膜的ON结构。
27根据权利要求26的快速存储单元，其特征在于所说氧化膜为CVD氧化膜。
28根据权利要求26的快速存储单元，其特征在于所说氧化膜为热氧化膜。
全文摘要
根据本发明的具有在浮栅的侧壁上形成的ONO或ON结构的绝缘垫的高效劈栅型快速存储单元能通过防止耦合率的减小及防止通过浮栅和控制栅的电子泄漏来改善单元的编程和擦除能力。
文档编号H01L29/423GK1155762SQ9611073
公开日1997年7月30日 申请日期1996年6月24日 优先权日1995年6月24日
发明者金桢雨 申请人:现代电子产业株式会社