专利名称：用于微电子学结构的电子束处理的膜的制作方法
相关申请的交叉参考本申请是于1995年6月15日提交的美国临时申请序列号60/000,239的后续部分，该申请在此引入作为参考。
背景技术：
1.发明领域本发明涉及用于微电子学结构如集成电路(IC)的电子束处理的膜。更具体地，本发明涉及一种改进的处理这种薄膜的方法，该方法可形成均匀、致密的膜，其中一些还具有低的介电常数和低的湿法腐蚀速率。
2.发明背景多种器件，如多芯片模块、印制电路板、高速逻辑器件、平板显示器、集成电路和其它微电子器件，要求有淀积或旋涂的介质膜。
一种在衬底上形成这种所需要的膜的常用技术包括在350℃至900℃之间的温度范围内热退火或热固化(cure)一小时。参见AlliedsignalInc.的“用于使层间或金属间介质平面化的旋涂玻璃(spin-on-glass)材料的旋转/烘烤/固化程序”(1994，热固化的旋涂膜)和Kern，W的“用于VLSI的淀积介质”，8(7)，Semiconductor International 122(1985年7月)[“Kern”]；Gorczyca，T.B.等的“介质的PECVD”，8(4)VLSI Electronics Microstructure Science(纽约，1984)[“Gorczyca”]；和Mattson，B，的“用于层间介质的CVD膜”SolidState Technology 60(1980年1月)[“Mattison”](热退火的化学汽相淀积(CVD)膜)。然而，热处理具有几个缺点。
在其中衬底上涂有旋涂玻璃膜(“SOG”)的应用中，硅氧烷型SOG易被氧等离子体破坏。在后续的IC工艺中，已被氧等离子体破坏的SOG易于放出水汽，这常引起电学和机械可靠性的失效。而且，热固化的SOG对氧等离子体的不稳定性不但导致如分层等制造困难，而且对最终产品产生物理、机械和装饰上的缺陷，如增加孔隙率和收缩率，平面化差等。
其次，使用高温以固化硅酸盐SOG也导致硅化物的氧化和退化。这常导致由于在高级IC中浅施主分布的退化或硅化物的退化而引起的器件失效。此外，由于氧化表面层的出现增加了电阻或切断了与硅化物的电接触，以及使晶体管之间的互连退化，从而不利地影响了IC的总体电学性能。
在其中衬底镀有CVD膜的应用中，还需要另外温度高达约1000℃的退火步骤以改进CVD膜的质量。然而，这使工艺复杂并产生硅化物退化、热载流子退化，器件不稳定等器件失效问题。尽管这些困难与热处理中观察到的困难类似，但其影响的程度更大，因为所涉及的温度明显更高。
在衬底上生长超薄的栅氧化物或氮化物时，一个已知问题是不能控制生长的均匀性。生长这种氧化物的现有方法是使用单个晶片快速热处理系统(“RTP”)或炉子，如在Sheets，R.的“快速热处理系统”(Microelectronic Mfq.and Test，16，1985年7月)中所描述的。然而，如果存在低至十亿分之几的污染时，在这些方法中生长会失败。不能形成这种均匀的氧化物或氮化物常导致氧化物或氮化物在IC工作时结果被烧坏(burning)，因此影响整体可靠性。
所有的高级IC都具有低介电常数的介质材料是所希望的。通常，CVD膜并不具有低的介电常数，除非它们掺有高浓度的氟。参见Takeshi，S.等的“通过N2O等离子体退火使掺氟的二氧化硅膜的介电常数稳定”，用于VLSI/ULSI多层互连的介质会议(DUMIC)；1995年2月。然而，这种掺氟的氧化物通常不稳定，并且在潮湿和氧等离子体环境下容易退化。
尽管使用含旋涂聚合物的膜(SOP)能获得更低的介电常数，但由于这种膜的热稳定性差。在暴露于氧等离子体时易于退化以及在IC中淀积金属层所用的典型温度下易于分解，它们对工艺集成具有很大的困难。而且对热固化的SOG，所能获得的最低介电常数典型地只有3.8～4.1。这些介电值对下一代微电子应用的最终使用并不适合，因为当器件尺寸缩小时，对机械和电学效应如电容的严格控制会更加关键。
希望提供一种改进的在低温下快速处理衬底上的介质膜镀层的工艺，它能获得热稳定的以及不受氧等离子体影响的产品。还希望提供一种具有低介电常数的均匀致密的SOG或CVD材料。而且，希望在衬底上均匀生长超薄栅氧化物。
发明概述根据本发明，提供了一种对衬底上的介质材料进行固化的改进工艺，包括a)将介质材料施加到衬底的表面；和b)在足以固化介质材料的条件下使所述介质材料对电子束辐射曝光。
根据本发明的另一方面，提供了一种对镀有化学汽相淀积材料的衬底进行退火的改进工艺，包括a)将化学汽相淀积材料施加在衬底表面；和b)在足以退火化学汽相淀积材料的条件下使化学汽相淀积材料对电子束辐射曝光。
根据本发明的又一方面，提供了一种在衬底上生长超薄氧化物膜或氮化物膜的改进工艺，包括a)在一种材料以气态存在时，以及在足以使该材料离子化并促进衬底表面的氧化或氮化反应的条件下，使衬底表面对电子束辐射曝光。
根据本发明的再一方面，提供了一种镀有根据上述工艺制作的电子束处理的膜的衬底。
根据本发明的再一方面，提供了用于减少镀有介质膜和化学汽相淀积膜的衬底的介电常数的工艺，包括使所述膜在足以处理该膜的条件下对电子束辐射曝光。
根据本发明的再一方面，提供了一种从化学汽相淀积镀层制作富硅膜的工艺，包括在足以处理该膜的条件下使所述镀层对电子束辐射曝光。
在本发明的又一实施方案中，提供了一种微电子器件，该器件包含的衬底上镀有电子束处理的膜，其中电子束处理的膜的介电常数约小于3。
本发明的电子束处理的膜不仅有利地在衬底上形成致密、均匀的镀层，而且电子束固化的SOG膜具有的介电常数比对在高温下热处理的类似组合物所报道的要低得多。而且，处理该膜的温度和时间有显著降低。
附图简述参照随后的本发明详述和附图，会对本发明有更全面的理解，本发明的其他优点也会变得明了，附图中
图1是镀有硅氧烷SOG的晶片的傅里叶变换红外谱(“FTIR”)的吸收与波数(cm-1)的曲线图，其中晶片被热板烘烤或热固化或电子束固化；图2(a)和2(b)是镀有硅氧烷SOG的晶片的FTIR谱的吸收与波数(cm-1)的曲线图，其中晶片用电子束在各种电子束剂量和固化温度下固化；图3是经过热固化和电子束辐射固化的镀有硅氧烷SOG的晶片的膜收缩百分率与电子束剂量(μC/cm2)的曲线图；图4是电子束固化的镀有硅氧烷SOG的晶片的膜收缩百分率与电子束能量(KeV)的曲线图；图5是热固化的镀有SOG的晶片、热氧化的晶片和电子束固化的镀有SOG的晶片在50∶1的缓冲氧化物腐蚀(buffered oxide etch，B.O.E.)中的湿法腐蚀速率(/sec)与电子束剂量(μC/cm2)的关系曲线图；图6(a)-(d)是电子束固化的镀有SOG的晶片在B.O.E.50∶1中的湿法腐蚀速率(/sec)与膜厚深度()的关系曲线图；图7是在各种电子束能量(Kev)下电子束固化的镀有SOG的晶片在B.O.E.50∶1中的湿法腐蚀速率(/sec)与膜厚深度()的关系曲线图；图8是在完成各工艺阶段之后，电子束固化的镀有SOG的晶片的FTIR谱的吸收与波数(cm-1)的关系曲线图；图9是均被暴露于固化后环境条件下的电子束固化SOG膜和热固化SOG膜的FTIR谱的吸收与波数(cm-1)的关系图；图10(a)和(b)分别是电子束固化的镀有SOG的晶片在电子束固化后和在电子束固化后又浸入水中之后的FTIR谱的吸收与波数(cm-1)的关系图；图11是在各种气体中用电子束固化的膜老化后的FTIR谱的吸收与波数(cm-1)的关系图；图12是带有用四乙基原硅酸盐(TEOS)封盖的电子束固化SOG的栅氧化物的击穿时间(QBD)的累积概率与击穿时间(秒)的关系图；图13是对Na、K、H、C和O杂质在整个所述氧化物厚度上的二次离子质谱(SIMS)深度分布分析获得的深度(μm)与浓度(原子/cc)的关系图。
优选实施方案详述除非另有说明，这里的所有参照以重量(Weight)定义。这里所用的“剂量(dose)”指电子束辐射的剂量。
各种材料可通过“旋涂(spin-on)”、CVD或生长技术施加在本发明的衬底上。
能旋涂在衬底上的合适的介质材料或SOG包含硅酸盐、磷硅酸盐、硅氧烷、磷硅氧烷及其混和物。硅氧烷是优选的。更优选地，硅氧烷是非晶的交联玻璃型材料，分子式为SiOx，其中x大于或等于1，小于或等于2，还具有有机物族，其“曝光前”含量根据硅氧烷材料总重量约为2％至约90％，优选地为约10％至约25％，有机物族比如是含有约1至10个碳的烷基族、含有约4至10个碳的芳香族、含约4至10个碳的脂肪族及其混和物。任选地，硅氧烷和硅酸盐材料还可以含磷，根据介质材料的总摩尔百分比其含量从约0％至约10％，优选地为约2％至4％。
适用于本发明的优选的硅氧烷材料是Allied Signal Inc.公司出售的商标为“Accuglass”的商品。
适用的硅氧烷材料中痕量元素杂质的含量约为每10亿分之100或更少，优选地为每10亿分之50或更少，更优选地为每10亿分之10或更少，如钠、钾、氯、镍、镁、铬、铜、锰、铁、钙等可作为痕量元素杂质，优选地其分子量在约300至约50000，更优选地约500至约10000个分子量单位。
介质材料可通过本领域公知的常规的旋涂、浸涂、喷涂或弯月(meniscus)涂覆方法施加在衬底上。这些方法的细节描述于，例如，Integrated Technolegies的“工艺设备和自动化系统”。
衬底上介质膜的厚度随施加在衬底上的SOG液的量而变化，一般在约500至约20000之间，优选地约3000至约9000。施加在衬底上的SOG液的量可在约1ml至约10ml之间变化，优选地约2ml至约8ml。
在优选实施方案中，硅氧烷材料沿中心加在衬底上，然后旋转衬底约5至约60秒，优选地旋转约10至30秒，转速在约500至6000rpm之间，优选地在约1500至约4000rpm之间，以便使溶液均匀地散开在衬底表面。
可用CVD淀积在衬底上的合适的材料包括等离子体增强的四乙基原硅酸盐(PETEOS)，诸如硅烷和乙硅烷的硅烷基氧化物，硼磷硅酸盐玻璃(BPSG)，磷硅酸盐玻璃(PSG)，诸如氮化硅(SiN)的氮化物及其非理想配比混和物，酐膜，诸如用硅烷(SiH4)、氨(NH3)、氮和一氧化二氮(N2O)淀积的氧氮化物及其混和物，源于四乙基原硅酸盐的硼磷酸玻璃(BPTEOS)，以及它们的混合物。优选使用硅烷基的氧化物膜。
CVD膜可用本领域公知的常规CVD方法在一种气体存在时施加到衬底上。这些方法的细节是本领域公知的并描述于，例如，Gorczyca、Kern、Mattison的专利中，它们在此引入作为参考。CVD应用中选取的气体依赖于获所需膜的类型，不过这些气体一般包括TEOS和氧气的混和物，或氧气、硅烷、任选的乙硼烷(B2H6)的混和物，磷烷(PH3)和一氧化二氮(N2O)，优选地包括TEOS。
淀积在衬底表面上的CVD镀层的量正比于期望的膜厚，约为1000至约30000，优选地约3000至约8000。施加在衬底上的CVD的量可根据期望的膜厚而变化。获得这些厚度所需的气流在Kern；Gorczyca；Mattison的专利中有描述。
典型地，SOG或CVD膜是施加到、而超薄氧化物膜或氮化物膜是生长在晶片或其它平面衬底上的，比如是表面上有电路图案的硅片，以加工成IC或其它微电子器件。衬底的直径一般在约2英寸至约12英寸之间，但本发明对更大的衬底仍有效。
任选地，固化前的镀有SOG的衬底可在约50℃至约250℃之间的温度下加热约1至3分钟。在优选实施方案中，固化前的SOG首先在约50℃加热约30秒至1分钟，然而在约150℃加热约30秒至1分钟，再在约250℃第三次加热约30秒至1分钟。这种加热的结果是使固化前的液体SOG材料有部分交联和凝固(solidify)。
在选自氧、氩、氮、氦及其混和物，优选地选自氧、氩、氮及其混物的一种气体存在时，通过使衬底表面对电子流曝光，得以固化镀有SOG的衬底。氮气是更优选的气体。
进行电子束曝光的温度依赖于所得膜的所希望的特性和期望的加工时间的长度。本领域普通技术人员可容易地优化曝光条件以获得所希望的结果，但温度一般在约25℃至约400℃之间。电子束固化时的气压在约10(毫托)mtorr至约200mtorr之间，优选地在约10mtorr至约40mtorr之间。
电子束曝光的周期依赖于要施加到衬底上的束流剂量和电流密度。本领域普通技术人员可容易地优化曝光条件以获得所希望的结果，但曝光时间通常在约2分钟至约45分钟，优选地约5分钟至约25分钟，施加的电子束剂量约1000至约50，000μC/cm2，优选地在约2500至约10000μC/cm2。电子束的加速电压在约1至约25KeV之间。选定的剂量和加速电压的大小依赖于待处理的膜的厚度和特性。
镀有SOG的衬底可在任何其中安置了对衬底提供电子束辐射的装置的腔体中进行电子束曝光。典型地，该腔体还配备有在电子束曝光的同时发射电子到气体环境中的装置，该气体环境包括氧、氮、氩、氦及其混和物，优选地包括氧、氩、氮。
在优选实施方案中，镀有SOG的衬底被放入Electron Vision(SanDiego，California)公司出售的商标为“Electron Cure”TM的腔体中，其工作原理和性能特性描述于美国专利NO.5,001,178，其在这里引入作为参考。该腔体有利地提供了又宽又大的电子束，其作用面积约4至约144平方英寸。
同样，CVD镀膜通过与固化镀有SOG的衬底所描述的相同的工艺在相同的条件下退火。
对在衬底上生长超薄的栅氧化物或氮化物的应用来说，生长的膜的类型依赖于衬底的组合物和在所选气体状态中生长的物质。合适的衬底材料有组合物比如砷化镓(GaAs)，或含有硅的组合物，如单晶硅、多晶硅、非晶硅或外延硅，以及优选的二氧化硅(SiO2)。在氧、氨、氮、一氧化二氮及其反应产物和混和物以气态、升华固态或汽化液态的形式存在时，进行生长氧化物或氮化物。优选地用氧气。
根据本发明，在有气体存在的条件下将衬底表面向电子束曝光期间，同时在衬底表面上生长氧化物或氮化物的超薄膜层。电子束曝光进行的时间足够长至使气体离子化并与衬底表面存在的化合物反应。生长的膜厚为约10至约1000，优选地为50至80。另外，生长这种氧化物或氮化物超薄膜层的工艺和条件类似于对固化镀有SOG的衬底所描述的工艺和条件。结果，在衬底上生长的超薄氧化膜或氮化膜的组分均匀性和厚度均匀性得到提高。
根据本发明将镀膜衬底对电子束辐射曝光，结果使其上形成的膜出乎意料地改进为一种新的、独特的化学形式。例如，“FTIR”分析显示在SOG起始化合物被电子束固化之后，其主要成分中不再含有CH团。然而，二次离子质谱(SIMS)分析表明碳仍留在膜中。热固化镀层在顶部0.05至0.3微米的固化镀层或膜中含有氧化的碳，与之相比，本发明的含碳SOP镀层和固化硅酸盐SOG镀层中的碳均匀地分布在整个膜中。
镀有根据本发明处理的膜的衬底可在微电子制备中用于任何介质或平面化应用。根据本发明处理的SOG镀层的一个显著的特征在于它们不需附加任何聚合物即表现出优良的介电特性。根据本发明固化的SOG或SOP镀层的介电常数在约2.5至3.3之间，优选地在约2.9至3.0之间。
根据本发明处理的膜的另一个显著的特征在于由于电子束处理步骤其密度明显增大。另外，处理后的膜层不仅在缓冲氧化物腐蚀(BOE)50∶1中具有可与热氧化物的纪录相比较的湿法腐蚀速率，而且它们能抗蚀氧等离子体，能很均匀地被化学或机械抛光，并能承受与典型的W-填塞(W-plug)工艺相关的温度范围。更具体地，根据本发明固化并随后在425℃下在氮气中暴露1小时的硅酸盐镀层仅收缩4％，且当膜在700℃下暴露长达1小时时而没有发生额外的收缩。
对于淀积的氧化物，本发明提供了一种不需高温退火即可生成致密的膜的方法。更具体地，折射率分析显示的结果为，根据本发明的工艺对含有PETEDS的CVD膜退火后得到“富硅”(silicon-rich)的膜，这是通过本领域的其它方法如在膜淀积或热退火时调整气体的比例所不能获得的。这一点特别有利，因为这种“富硅”的膜已知能阻止场反转和热电子退化效应。
而且，不仅本发明的工艺使用的温度大大低于现有技术的热固化或退火工艺使用的温度，而且固化或退火这些膜的时间也显著缩短了。
使用本发明还对衬底形成改进的超薄氧化膜或氮化膜镀层，这些氧化膜或氮化膜的生长可被控制。
本发明可用于以下几种已知工艺中1)自由接线柱(disposablepost)工艺；2)常规腐蚀接触工艺；3)金属间介质工艺。
下面的非限制性实例说明用电子束辐射曝光镀膜衬底以形成具有改进特性的膜的效果。
以下的例子中制作的膜用如下的测试方法分析1)膜厚使用Nanometrics，Co.公司的校准的NanospecAFT型010-180计算机化膜厚测量系统，对晶片在约480nm至约790nm波长范围内扫描，并由其内部的计算机转换成埃()。测量要求在晶片上5个不同位置进行，然后这5个值被平均。
2)膜收缩百分比该值由根据在“膜厚”中描述的程序获得的厚度测量值和在各项工艺步骤后记录的厚度值的比率而获得。
3)湿法腐蚀速率确定进行该测试的细节在“相对腐蚀速率测定”中描述，这是Allied Signal Inc.公司高级微电子材料部的一份报告(1995年11月30日)。
4)介电常数SOG膜的介电常数通过标准电容-电压(CV)曲线技术测定，象对其它任何介质薄膜一样采用金属-氧化物-半导体(MOS)电容结构。介电常数从由CV曲线推导出的C(最大)/C(氧化物)、测得的膜厚和电容板(Al点)面积计算而得。
使用惠普4061A型半导体测量系统测量介质膜的CV曲线，它主要由灵敏的多频率(10KHz-10MHz)电感、电容和电阻(LCR)测量计、电流和电压源、斜波信号发生器、皮安培计。测量、计算和绘图功能由专用的惠普微型计算机通过IEEE-488标准接口总线完成。衬底在放大金属暗盒内的人工探针台上探测。该过程进一步的细节由在Allied Signal Inc.公司高级微电子材料部(1995年1月3日)报告的“SOG介电常数理论”中描述。
5)折射率该值用Rudolph Research公司的校准的AutoELIIRevision 307椭偏仪测量。校准和测量过程在Allied Sighal Inc.公司高级微电子材料部(1995年6月5日)报告的“Auto EL II Revision307椭偏仪校准与维护”中描述。
6)傅里叶变换红外谱分析傅里叶变换红外谱分析揭示了分子中原子的振动。特定的原子团在不同的化合物中有特征振动频率。诸如某些有机硅团在红外波段的特征频率位置的细节描述于，例如，Launer的“有机硅化合物的红外分析谱结构相关”，(Burnt Hius，纽约，1990)。
7)接触电阻接触电阻测量过程描述于Loh，W.M.等的“接触电阻的模型与测量”，IEEE Transactions Electron Devices 512(1987年3月)。
8)器件和场阈值电压和晶体管电压(Vts)这些电压测量和与在例子中所用技术类似的进行这些测量的技术描述于Andon，T.等的“低压MOSFET设计方法”国际电子器件会议(1994年12月)。
9)击穿时间(QBD)该过程描述于Grove的半导体器件物理与技术，10.5章(纽约，1967)；CHEN，K.L.等，Tech.Digest IEDM484(1986)；和Rountree，R.N.，Tech.Digest.IEDM 580(1988)。
10)通路电阻通路电阻的测量技术描述于“在旋涂玻璃平面化工艺中为增强通路可靠性在通路接触中的溅射前除气处理”，VLSI/ULSI多层互连会议(1995年2月)。
11)电阻和硅化物电阻测量硅化物电阻所用的技术描述于Shimizu，S.等的“高性能和高可靠性的0.15μm CMOS工艺”，国际电子器件会议(1994年12月)。
12)二次离子质谱测量(SIMS)SIMS分析用于确定SOG膜中痕量元素的存在。首先，SOG膜用具有ppb检测极限的Cameca SIMS设备测量。使用阻性阳极编码器(RAE)离子成象检测器接收从Cameca设备的输入，并将诸如痕量元素的浓度等数据与时间编译在一起，用来产生膜表面上任何元素的直接离子映射和该元素的横向分布和膜深度的变化关系。
SIMS分析由PH1-6600四极质谱仪完成，其中膜受到氧和铯一次离子轰击的作用，净冲击能量为6KeV，以获得正性和负性二次离子质谱。分析条件如表1所示。
表1
被分析物的数据以浓度(原子/cm3)与深度的关系作图。二次离子计数到浓度的转换基于从SiO2中已知剂量的离子注入标准的分析推导的相对灵敏度因子(relative sensitivity factors，RSF)。求出被分析物的二次离子计数与整个氧化膜的平均基底30Si信号的比值。在离子计数率高于1×103时该分析的可重复性通常小于±10％。溅射深度通过用Teneor P-10表面形貌计测量凹坑深度来校准。该技术的其它特征在Charles Evans and Associates(1993年10月)出版的小册上有进一步描述。
实例例1准备镀有SOG的衬底直径6英寸的硅片通过在硅片表面分布约3ml至约4ml SOG而涂上Allied Signal Inc.公司出售的“Accuglass”311牌硅氧烷SOG，然后在Dai Nippon Screen Inc.公司出售的SOG涂膜机导轨上在72°F，20-30mmHg，转杯湿度40％的条件下以约350rpm旋转2秒钟。镀膜硅片在类似条件下又以约3000rpm旋转约20秒后，硅片在DNS SOG涂膜机导轨中的热板上分别在80℃，120℃和175℃下连续三次加热，每次加热120秒。
例2.镀有SOG膜的晶片的热固化(比较)。
根据例1制作的晶片在MRL工业公司出售的Black-Max型加热炉内在425℃和1atm的氮气中固化1小时。
对所得的镀膜晶片分析表明膜厚(固化后)为3000膜收缩率为7％，湿法腐蚀速率约为37/秒。
例3镀SOG的晶片的电子束固化根据例1制作的晶片放在ElectronVision出售的“ElectronCure”TM牌的腔体中，并对电子束曝光，电子束电流为8到20mA，剂量为1000至10000μC/cm2和加速电压为5至25KeV分别在含有氮、氧、氩、氢的各种气体中，温度为25至400℃和气压为10至40mtorr。
对电子束固化的镀SOG的晶片的分析表明膜收缩率为10至30％，在50∶1(去离子水∶氢氟酸(HF))的缓冲氧化物腐蚀液中的湿法腐蚀速率为1至11/秒，其依赖于选用的剂量、能量和温度。
图1表示根据例2的热固化晶片、根据例3的电子束固化晶片、和根据例1的未固化即热烘烤的晶片的FTIR谱。正如在图1的FTIR谱中表明CH作电子振动模(stretching mode)的吸收增加未出现和图13的SIMS谱中由碳峰表明的碳的均匀分布所证实的，很显然在电子束曝光工艺后膜的组分改变了，而且其中没有吸收水。
例4在各种温度和电子束剂量下固化的晶片晶片根据例1制作并根据例3固化，不同之处在于每个晶片在剂量分别为1000，3000，5000或10000μC/cm2、能量均为10KeV、在氩气气氛中、温度为25℃、250℃或400℃的条件下曝光。
图2(a)和2(b)是根据例4制作的每个晶片的FTIR谱。如图2(a)中在3600和3700cm-1之间的吸收增加所证明的，在上述三个温度中任一个温度下在1000和3000μC/cm2曝光的晶片显示有氢氧基价电子振动(hydronyl group stretching)，它表示在膜中存在残留水。不过，增加电子束剂量至等于或大于5000μC/cm2，膜中的水可大大减少或完全去除如图2(b)所示。
例5在各种剂量、能量和温度下电子束固化的晶片和热固化的晶片之间膜收缩率的比较根据例1和3制作并固化晶片，然后通过在烘烤和电子束固化后测量膜厚来分析膜收缩率。
图3表示出在25℃、250℃和400℃下膜收缩率和电子束剂量的关系，并和热固化膜的膜收缩率比较。图4显示膜收缩率和电子束能量的关系。从图3和4可明显看出电子束固化膜的收缩率普遍大于热固化膜的收缩率。而且，当剂量增加，电子束固化膜的膜收缩率也增大。另外，温度对膜收缩率的影响只对用低电子束剂量固化的膜观察到；不过，在剂量超过10000μC/cm2、温度高于400℃时，膜收缩率对电子束辐射的变化相对地不敏感。
例6在各种剂量和温度下电子束固化的SOG晶片和热氧化物晶片以及热固化SOG晶片之间湿法腐蚀速率的比较根据例1和3制作并固化晶片，然后分析其湿法腐蚀速率。
在没有镀膜的晶片上，在约1050℃的温度和有流速为4升/分钟的氧气存在的气压下，在如例2所引用的，扩散炉中生长热氧化物膜。
各个膜在50∶1的缓冲氧化物腐蚀液中的湿法腐蚀速率通过在每次浸入溶液中1至5分钟后测量剩余的膜厚来确定，浸入溶液中的时间依赖于膜的湿法腐蚀速率。
图5表示电子束固化的晶片的湿法腐蚀速率和剂量的关系，以及热固化晶片和热氧化物晶片的湿法腐蚀速率。从图5中很显然，电子束固化的镀有SOG的晶片的湿法腐蚀速率在3至5/秒之间，这非常接近于对热氧化物晶片测得的3/秒的腐蚀速率，但明显低于对热固化SOG晶片的37/秒的腐蚀速率。镀有SOG的晶片显示的低腐蚀速率说明这种SOG膜比热生长的氧化物膜明显更致密。
图6(a)至6(d)表明对于分别在1000、3000、5000、10000μC/cm2的剂量下电子束固化的膜其湿法腐蚀速率与膜厚深度的变化关系。从图6(a)和6(b)显然可见，在温度在25℃至400℃之间、剂量为1000μC/cm2的条件下固化的膜以及在25℃和3000μC/cm2的剂量下固化的膜，其湿法腐蚀速率在膜的整个厚度内相对恒定。湿法腐蚀速率值的这种一致性说明有可能用上述电子束工艺条件制作具有高度均匀密度的膜。
如图6(b)至6(d)所示，对于在250℃至400℃之间的温度和3000μC/cm2的剂量下固化的膜以及在剂量等于或大于5000μC/cm2时在任何温度下固化的膜，湿法腐蚀速率随膜厚增加而增大直到膜厚约1500，然后保持相对恒定。
类似地，图7表示对于在400℃下，电子束能量在5KeV至25KeV之间，剂量为1000μC/cm2的条件下固化的膜，其湿法腐蚀速率也相对恒定。
例7电子束固化的晶片在受到化学-机械抛光以及随后的氧等离子体灰磨(ashing)后的FTIR结果。
根据例1和3中的工艺制作并固化的涂膜晶片，根据例13中描述的工艺用HF进行抛光和清洗，随后用氧等离子体灰磨。氧等离子体灰磨的细节描述于，例如，C.K.Wang等“对硅氧烷SOG的等离子体处理的研究，VIMIC会议(1994年6月)。
图8表示在固化的各个阶段这些膜的FTIR谱(1)在200℃、10000μC/cm2剂量下用电子束辐射固化之后；(2)阶段(1)的固化膜被化学机械抛光(CMP)然后在HF溶液中湿法清洗并进行氧等离子灰磨之后；(3)在阶段(2)后又暴露于环境条件三天后；(4)在阶段(3)的环境暴露后在阶段(1)的条件下对电子束辐射再曝光。
图8显示在3600和3700cm-1之间的波长处吸收增加，这说明在膜中存在氢氧基价电子振动(hydroxyl stretching)，因而膜中水汽的吸收增大了。在阶段(2)的CMP和清洗工艺之后氢氧基价电子振动尤其明显。然而，如图8所示，该水汽可通过使膜对电子束再曝光而去除。
例8电子束固化的膜在暴露于周围环境并可选地浸入水中后的FTIR结果在根据例1、2、3中描述的工艺制作并固化晶片后，进行FTIR分析。
图9比较了在氮气中、425℃下热固化1小时的晶片的FTIR谱，与在200℃、10000μC/cm2的剂量下用电子束固化并在潮湿环境条件下暴露7天的晶片的FTIR谱。电子束固化的晶片在波长3600～3700(cm-1)处没有出现吸收增加，说明它们与热固化的膜相比较，没有吸收水汽。
图10(a)和10(b)分别比较了在氩气中、400℃和10000μC/cm2的剂量下，用各种能量的电子束辐射固化的膜在浸入25℃的水中24小时前后的FTIR谱。浸水前后FTIR谱没有明显差别，说明电子束固化的膜在浸入水中24小时没有吸收水汽。
例9在氮、氩、氦和氧的环境中电子束固化的膜的FTIR结果根据在例1、2和3中所述的工艺制作并固化晶片，不同之处在于膜在200℃、10000μC/cm2的剂量下分别在氮、氩、氦和氧气中用电子束曝光。在这些晶片暴露于潮湿环境条件7天而老化之后，进行FTIR分析。
图11说明对除了氦气以外的所有气体，在波长3600～3700(cm-1)处吸收有很小的增长。因此很显然，膜可在氮、氩和氧气中被固化而后不易于随之吸收水汽。
例10电子束固化的晶片的化学-机械抛光。
根据例4所述的工艺制作并固化晶片，然后根据例7和13的工艺抛光和清洗。在抛光后(post polish)的清洗中，通过在HF中短暂的氧化腐蚀，从膜表面去除污染物。该HF沉浸通常修整了在等离子体TEOS中的低密度缝，这要求有一帽形淀积(Cap deposition)以使它们光滑。
CMP处理的膜的厚度测量表明电子束固化的硅氧烷材料具有类似于未掺杂TEOS的控制得很好的抛光率，并且在抛光后清洗的膜中没有出现任何腐蚀速率高的区域。
例11自由接线柱器件晶片Cypress Semiconductor Inc.公司出售的0.5μm CMOS SRAM自由接线柱工艺器件的晶片根据(本发明)例1中描述的工艺被镀膜二次，然后根据(本发明)例4中的程序在150℃、250℃或300℃及5000，7500和10000μC/cm2的剂量下固化。自由接线柱的一般细节描述于，例如，Cleeves，M.等的IEEE Symposium on VLSI Technology DigestTechnical Paper，61，(1994)。
在晶片上所形成的“双镀膜”的厚度约为6500。在通过灰粒抛光和加工所得的晶片并如例7和13中所述用HF清洗晶片之后，直接在晶片的抛光SOG表面上淀积一层Ti-TiW胶。随后，晶片在600℃下快速热退火(RTA)1分钟，之后在450℃下进行钨-化学汽相淀积(CVDW)。在所得的晶片中没有观察到膜的起皱或放气。
电子束固化的“双镀”膜还在温度设定为425℃与700℃之间的炉中烘烤30分钟。根据在快速热退火后直接测量的厚度，在425℃烘烤的膜的膜收缩率分析显示有4％的厚度收缩率。在高至700℃的温度没有另外的收缩发生。因此，从例11显然可见膜收缩率的大小与温度无关。而且，所得的晶片没有裂纹且平面度很好。
例12腐蚀接触器件的晶片根据例11的程序制作、固化、抛光、清洗普通的0.5μm CMOS SRAM腐蚀接触器件的晶片，不同之处在于既制备了单镀膜晶片又制备了双镀膜晶片。在制作这些器件所需的所有工艺步骤中没有观察到膜的起皱或放气。
例13直接在金属上的CMP晶片两层Accuglass的311 SOG涂层直接淀积在带有金属1即铝图形的硅片上，并根据例4所述的条件用电子束固化，在所得的SOG层上用CVD方式淀积9000TEOS，然后用Rodel公司出售的装备有IC1000/SUBA 4抛光盘的Ipec Westech抛光机根据如下条件抛光水压7psi；抛光水温为110°F；Rippery出售的SC112砂浆，流速130ml/min；台板(固定盘)转速28rpm；载体(固定晶片)转速28rpm；抛光位置185mm；台板以2mm/sec的速度来回摆动5mm。晶片用HF抛光和清洗，随后用氧等离子体灰磨(ashing)。在SOG与TEOS层之间没有发现粘附问题或其它不希望有的相互作用。
为了使SOG层与TEOS层之间的界面受到抛光压力的作用，本例中制作的晶片随后在类似条件下抛光。没有观察到脱层或其它异常情况。
例14金属上带有暴露界面的不同数目的SOG层。
在晶片上用一层、两层或三层SOG涂层重复例13。这些晶片也表现了优良的平面度，而且SOG层没有裂纹。
例15TEOS封盖的、有不同数目SOG分层的晶片。
根据例13和例14的工艺制作和固化TEOS封盖(TEOS-capped)的晶片，但有以下不同在有源器件上有12000的掺杂TEOS氧化物介质，剂量为5000和10000μC/cm2；能量为9和15KeV。电子到达晶片表面所需的能量估计约为12KeV。因此所选择的电子束能量大小要能使电子越过TEOS膜表面而进入硅片本身。
然后固化的晶片根据例11中的步骤进行接触腐蚀、接触填料(W(plug)堵塞)和形成局部互连，并测试器件和场阈值电压以及栅氧化物的QBD。这些测试的细节描述于Wolf的“亚微米MOSFET”，VLSI时代的3种硅工艺(1995)。场阈值测试结果显示n-沟道晶体管的电压(Vts)没有移动，但显示p-沟道晶体管的Vts有小的移动。然而在15KeV的高能量下p-沟道器件Vts的30mV漂移仍旧小于Vt变化的允许范围，即高至约150mVo电子束剂量增加到10000μC/cm2以上、能量增加到15000KeV导致QBD的系统退化，这说明在如此高的量级上栅氧化物在电子束曝光时被破坏了。
例16含有作为多晶硅上介质的膜的SRAM测试结构的特性“双镀”的AccuglassSOG膜根据例3的程序、在200℃、10KeV和10000μC/cm2的条件下制作并固化在镀有0.5μm多晶硅的静态随机取存储器(SRAM)上。然后通过例12的常规腐蚀方法或例11的自由接线柱工艺在固化的镀有SOG的结构上制作0.6μm的接触。
在处理后的结构中，在接触的金属化之前但在接触形成之后，在不同的退火温度，即425℃、600℃和700℃测定了SOG的特性。由于低的热聚集，SOG工艺没有影响硅化物(salicide)电阻。
为了用常规腐蚀工艺形成通路，如例13和14所述，用9000TEOSSiO2封盖SOG层，然后根据例13的工艺深抛光(polish back)。在该介质层腐蚀出0.7通路。用W敷层和深腐蚀(etchback)工艺进行通路填充，如H.Kojima等的“使用旋涂玻璃多层镀膜的平面化工艺”VLSI(1998年6月)中描述的。
电阻测试描述于，例如，Anner的“平面工艺基础”79-90(1990)中，含有腐蚀接触的结构的电阻测试结果显示电子束固化的SOG层的接触电阻高于掺杂的回流TEOS SiO2介质层的接触电阻。这可能是由于接触腐蚀的大量过腐蚀造成的，这从下面的氧化物上腐蚀掉了大部分TiSi2。
如图12所示，栅氧化物的QBD等效于具有腐蚀接触的掺杂回流TEOS SiO2的QBD，这意味着在电子束处理过程中对氧化物的破坏是具有薄SOG层的晶片，小于具有TEOS SiO2氧化物的晶片。表2中给出了电学结果的总结。
表2
例17用于多层介质的电子束处理的CVD TEOS在约350℃至约450℃之间的温度和约7至9torr的气压下通过CVD在多晶硅晶片上淀积一层TEOS膜，其厚度在1000至8000之间，优选地在约1500至约3000之间。然后TEOS膜对电子束辐射流曝光约10分钟，剂量约5000至约10000μC/cm2，能量约5至约15KeV，温度约200℃至约250℃，气压约10mTorr至约40mTorr，在氮气或氩气中，用Electron Vision Inc公司出售的Electror CureTM设备进行。所形成的膜是富硅的、致密TEOS氧化膜。
然后硅酸盐、磷硅酸盐和/或硅氧烷SOG旋涂在固化的TEOS晶片上并进行固化，所选择的SOG类型和SOG镀层的厚度依赖于所期望的平面化。任选地，如果需要，可通过CVD TEOS氧化膜淀积形成介质堆栈，或另外，SOG层可留作层间介质堆栈的最终层。
例18超薄栅氧化物的形成多晶硅晶片按例15的工艺条件在氧气中对电子束曝光足够长的时间以生长所需厚度的氧化物，其中气压约10至约200mTorr，温度约250℃。结果得到均匀致密和同质的膜，它适合于微电子应用所需的进一步处理。
权利要求
1.一种固化衬底上的介质材料的工艺，包括(a)将介质材料施加到所述衬底的表面；和(b)在足以固化介质材料成膜的条件下，将所述介质材料对电子束辐射曝光。
2.根据权利要求1的工艺，其中所述介质材料包括硅酸盐、磷硅酸盐、硅氧烷、磷硅氧烷或它们的混和物。
3.根据权利要求2的工艺，其中，在电子束辐射曝光前，所述介质材料包括一种硅氧烷，该硅氧烷根据其总重量含有约2％至约90％的有机物族，该有机物族由包括含有约1至约10个碳的烷基族、含有约4至10个碳的芳香族、含有约4至约10个碳的脂肪族、或它们的混和物。
4.根据权利要求1的工艺，其中所述介质材料在约25℃至约400℃之间的温度下固化。
5.根据权利要求1的工艺，其中所述介质材料在约10mtorr至约20mtorr的气压下固化。
6.根据权利要求1的工艺，其中所述衬底在选自氧、氩、氮、氦及其混合物的一种气体存在时对电子束辐射曝光。
7.一种镀有至少一层根据权利要求1所述的膜的衬底。
8.一种含有根据权利要求7的衬底的微电子器件。
9.一种对镀有化学汽相淀积材料的衬底退火的工艺，包括(a)将化学汽相淀积材料施加到衬底表面；和(b)在足以将该化学汽相淀积材料退火成膜的条件下将该化学汽相淀积材料对电子束辐射曝光。
10.根据权利要求9的工艺，其中所述化学汽相淀积材料包括等离子体增强的四乙基原硅酸盐、硅烷基氧化物、硼磷硅酸盐玻璃、磷硅酸盐玻璃、氮化物、酐膜、氮氧化物、源于四乙基原硅酸盐的硼磷酸玻璃或它们的混和物。
11.根据权利要求9的工艺，其中所述化学汽相淀积材料在一种气体存在时施加到所述衬底上，该气体包括四乙基原硅酸盐和氧气的混合物或氧气、硅烷和任选的乙硼烷、磷、一氧化二氮。
12.一种镀有至少一层根据权利要求9的膜的衬底。
13.一种含有根据权利要求12的衬底的微电子器件。
14.一种在衬底上生长超薄氧化物膜或氮化物膜的工艺，包括在一种材料以气态存在时，以及在足以使该材料离子化并促进衬底表面的氧化或氮化反应的条件下，将所述衬底表面对电子束辐射曝光。
15.根据权利要求14的工艺，其中所述衬底包括砷化镓或硅。
16.根据权利要求14的工艺，其中所述材料包括氧、氨、氮、一氧化二氮，以气态、升华固态或汽化液态形式存在的其反应产物或混合物。
17.一种镀有至少一层根据权利要求14的膜的衬底。
18.一种含有根据权利要求17的衬底的微电子器件。
19.根据权利要求1的工艺，其中所述衬底是硅片。
全文摘要
一种改进的制作用在微电子应用中镀有介质膜的衬底的方法,其中通过将镀膜的衬底对电子束流曝光而处理该介质膜。经过电子束曝光而固化的衬底具有优越的介电特性、密度、均匀性、热稳定性和氧稳定性。
文档编号H01L21/3105GK1187903SQ96194746
公开日1998年7月15日 申请日期1996年6月4日 优先权日1995年6月15日
发明者L·福雷斯特, N·H·恨德里克斯, D·玉－蔡 申请人:联合讯号公司