专利名称：半导体器件中层的刻蚀方法
技术领域：
本发明涉及一种制作半导体器件的方法，尤其涉及一种干法刻蚀硅层制备槽的方法。
公知的刻蚀方法是通过使用抗蚀剂作为掩模来刻蚀多晶硅层的。近来要求这种刻蚀更块地完成。因此，使用抗蚀剂作为掩模来刻蚀多晶硅层采用了刻蚀气体，作为第一刻蚀步骤，在抗蚀剂完全从多硅晶上去除之前，该气体能快速地除去多晶硅但对抗蚀剂却有低选择性。这样，抗蚀剂和多晶硅同时被刻蚀。作为第二步，使用残余抗蚀剂作为掩模来刻蚀多晶硅层采用了对抗蚀剂有高选择性的刻蚀气体。照第二步方式在刻蚀多晶硅时几乎不刻蚀抗蚀剂。因此通过上述刻蚀的两个步骤就实现了刻蚀。然而，在进行第一刻蚀步骤期间，对抗蚀剂的刻蚀导致刻蚀抗蚀剂产生的颗粒重沉积(沉淀)在多晶硅面上。因而就产生一个问题，由于恰恰在第二刻蚀步骤前的第一刻蚀步骤使多晶硅上有重新沉积的抗蚀剂，而其在第二刻蚀步骤期间将作为掩模，使得不能把多晶硅刻蚀成预定的形状。
因此，本发明目的是提供一种把多晶硅层恰当地高效地刻蚀成预定形状的方法，而不管多晶硅层有任何重沉积抗蚀剂。
根据本发明的刻蚀方法，包括以下步骤用第一刻蚀气体剂刻蚀层的第一部分和抗蚀剂膜，该抗蚀剂膜作为掩模，由此在所述层的表面形成重沉积的刻蚀颗粒抗蚀剂膜，其是由刻蚀所述抗蚀剂膜产生的；通过使用第二刻蚀气体去除所述重沉积的刻蚀颗粒抗蚀剂膜，并且通过使用第三刻蚀气体刻蚀所述层的第二部分。
根据本发明，对硅层的刻蚀方法在一个实施例中进行说明，其在衬底上形成有一部分的多晶硅层，而另一部分的多晶硅层则埋入槽中。作为第一步，使用Cl2/HBr基气体，用干法刻蚀方法刻蚀第一部分的多晶硅层(而不是槽中的另一部分)。接着，作为第二步，使用Cl2/HBr/O2基气体，用干法刻蚀方法刻蚀积聚在槽中因第一步刻蚀产生的刻蚀抗蚀剂颗粒膜。然后作为第三步，使用用HBr/O2基气体，用干法刻蚀方法刻蚀槽中残余的另一部分多晶硅层。
借助附图，本发明上述的和其他的目的、优点及特征通过下面的说明将更加清楚。
图1A和1B是根据本发明第一实施例一个步骤的半导体器件的剖面图。
图2A和2B是根据本发明第一实施例另一步骤的半导体器件的剖面图。
图3是用于说明相关技术缺点的半导体器件的剖面图。
图4是根据本发明第一实施例另一步骤的半导体器件的剖面图。
图5是根据本发明第二实施例的半导体器件的剖面图。
图6是用于本发明实施例的刻蚀装置的结构图。
在说明本发明实施例之前说明相关技术。
图1A和1B展示了用于制作除浮栅和控制栅之外有擦除栅的快速存储器步骤的剖面图。图1A展示了快速存储器单元部分，图1B展示了外围电路部分。如图1A所示，将成为擦除栅的多晶硅层8A制作在浮栅3和控制栅4之间窄和深的槽中(例如0.2μm宽0.6μm深)，并带有在硅基底1上在中间把元件分开的氧化膜2。另外，由于多晶硅层8A是在多晶硅膜形成的较后的阶段形成的，因此，如图1B所示，多晶硅层8B还可做成外围电路中晶体管的栅极。
有必要同时刻蚀用于制作外围电路晶体管栅极的多晶硅层8B和浮栅3之间的多晶硅层8A。这里用作外围电路的多晶硅层8B和处于深槽中的多晶硅层8A的厚度分别为大约300nm和90nm(包括600nm的槽深)。顺便提及，用于制作外围电路晶体管栅极的多晶硅层8B形成于作为栅氧化物膜10、厚30nm或更小的热氧化膜上。
通过这种用于多晶硅层8A和8B的刻蚀方法，作为第一步，使用氯气(Cl2)/氢气和溴(HBr)基气体并以光致抗蚀膜9为掩模，刻蚀多晶硅层8B直到外围电路部分底层的栅氧化物膜10露出为止，如图2B所示。也就是说，作为第一步，刻蚀是在前述条件下实现的，对氧化物其大约为10到30的选择比，而刻蚀速率很高(不小于300nm/min)，不用剥离(除去)底层栅氧化膜10及去除多晶硅层上不希望作为掩模作用的任何自然氧化膜。
然而，随着多晶硅层8A残留于图2A所示的槽中，改换刻蚀步骤使得通过使用对氧化膜具有极高选择比的HBr/氧化(O2)基气体的刻蚀方法，去除处于窄且的深的槽中的多晶硅层8A。
因此，为了栅氧化膜10不被刻蚀，改变刻蚀条件采用HBr/O2基气体，其对氧化膜的选择比要比第一步刻蚀条件下的选择比大，由此实现对槽中多晶硅层的刻蚀。
然而，当用上述方法刻蚀多晶硅层8A时，如图3所示，在槽底形成多晶硅柱形残留物23。可能的原因是，在抗蚀剂膜在第一刻蚀步骤期间其作为刻蚀掩模)部分刻蚀时所产生的碳基颗粒沉积膜积聚在多晶硅层8A表面附近的窄而且又深的槽中。这种光致抗蚀剂颗粒的积聚在第二步骤刻蚀期间将作为掩模而没有被去除，导致形成不希望的柱形多晶硅残留物23。
为详细说明本工艺，由于在第一步中使用了Cl2/HBr基气体，在同步刻蚀抗蚀剂的同时，对多晶硅也在进行刻蚀。此时，由同步刻蚀抗蚀剂所产生的刻蚀颗粒积聚在多晶硅层的表面上。由于图1A所示的这种器件结构，具有不同高度的槽位于抗蚀剂膜之间，存在一种对刻蚀的抗蚀剂的颗粒特别容易积聚的结构。因第一步的刻蚀是在使用Cl2/HBr基气体下完成的，其积聚的速率不大于刻蚀速率。因此，在刻蚀多晶硅的同时，也在刻蚀颗粒抗蚀剂膜。这样不会引起刻蚀的终止。然而，当外围电路部分的栅氧化膜露出时，必需把气体换成HBr/O2，其对氧化膜有较高的选择比，以便不刻蚀栅氧化膜。这里，由于该气体对抗蚀剂有低的刻蚀速率，因而沉积为膜的刻蚀的抗蚀剂颗粒不能被充分地刻蚀，于是刻蚀的抗蚀剂颗粒变成一种刻蚀掩模，导致了柱形残留物23。
因此，正如上述，该方法存在的问题是第一步刻蚀所积聚的刻蚀颗粒光致抗蚀剂在第二步变成了刻蚀掩模，导致了柱形多晶硅残留物。为了克服这个问题，有必要在第二步刻蚀多晶硅的同时既刻蚀沉积的颗粒光致抗蚀剂膜(类似第一步情况)又要去除固积聚的抗蚀剂所产生的沉积的颗粒光致抗蚀剂膜。为使用前面的方法，一个可选择的方案是提高抗蚀剂膜的刻蚀速率。然而，在用这种气体提高抗蚀剂膜的刻蚀速率时，还将提高氧化膜的刻蚀速率，进而导致刻蚀外围电路中的栅氧化膜及硅基底，同时刻蚀了槽中的多晶硅层。因此将降低半导体器件的产率。
参考图1A-1B，2A-2B和4，现在解释本发明第一实施例。首先，对于单元部分，如图1A所示，具有厚度约为300nm的将元件分开的氧化膜2制作在硅基底1上，将做成浮栅的多晶硅层生长的厚度为200至300nm。接着，使用由光致抗蚀剂膜构成的掩模构图该多晶硅层，生成浮栅3。而后，在其上生成由氧化膜或类似的材料构成的绝缘膜5，厚度为10到20nm。然后，在它们的上面形成将作为控制栅的200到300nm厚的多晶硅厚和绝缘膜6。然后构图形成控制栅4。接着将绝缘膜7制作为浮栅3和控制栅4的侧壁。之后，把将作为擦除栅的多晶硅层8A制作成各处厚度均为300nm。另一方面，在外围电路部分，如图1B所示，把多晶硅层8B制作在栅氧化膜10上以用作栅极。
多晶硅层8A和8B要经过3个刻蚀步骤，使用光致抗蚀剂膜9作为掩模。用于刻蚀多晶硅膜的干法刻蚀装置是IEM(离子能量调制)类型，如图6所示。装置中，作为要刻蚀样品的晶片14放在平台12上。输入气体11从喷头15注入。该气体要经过具有作为电源的上RF18和下RF17的上电极15和下电极13形成的电场区以产生等离子体。顺便地讲，调制器19用于完成上下相位控制。另外，通过排气管完成气体排放20。该刻蚀器的一个特点是能够产生等离子体密度在1×1011cm-3量级的等离子体。下面将说明刻蚀的各个步骤。第一步的刻蚀使用了下述条件。
Cl2/HBr＝150/450每分钟标准立方厘米(sccm)压力＝100mTorr(毫托)上下RF功率＝500/300W上下RF相位差＝180°在上述条件下，多晶硅层的刻蚀速率为350至400nm/min，多晶硅层对氧化膜的选择比约为20至30。
首先，使用第一步的条件，如图2A和2B所示，进行刻蚀，直到去除外围电路部分的多晶硅层8B和栅氧化膜10露出为止。当然，也刻蚀3多晶硅层8A。顺便地讲，使用结束点探测器25探测刻蚀的结束点。此时，如果刻蚀进行得太长，将刻蚀栅氧化膜10并且还将刻蚀硅基底1。因此，这一步要监视刻蚀以便使刻蚀仅进行到栅氧化膜露出为止。结束点探测器25探测反应室中具有确定波长的等离子体的光发射(发光)的强度。本实施例中，结束点探测器25监视等离子体发光强度，以用405nm波长刻蚀产生的作为反应生成材料的硅化合物为基础。当刻蚀多晶硅膜8B且已没有多晶硅膜时，由硅化合物形成的发光减弱，其发光强度变得微弱。在由探测器探测的发光强度低于一个确定值的时刻，就到达了刻蚀多晶硅的结束点。
顺便地讲，考虑到自然或天然氧化膜形成在多晶硅层的表面，氧化膜的选择比应当希望不高于30。
接着进行第二步，刻蚀是去除积聚在多晶硅层表面上沉积的刻蚀颗粒光致抗蚀刻膜。第二步的刻蚀采用下述条件。
Cl2/HBr/O2＝150/450/15每分钟标准立方厘米(sccm)压力＝100毫托(mTorr)上下RF功率＝500/150W上下RF相位差＝135℃在上述条件下，多晶硅层刻蚀速率为250到300nm/min，多晶硅层对氧化膜的选择比大约为50到60，结果将外围电路部分的衬底不造成损伤并且使得可以去除第一步所沉积的刻蚀颗粒光致抗蚀剂。
第二步的刻蚀是在上述条件下进行的，由于上述原因，如果使用该气体刻蚀进行大约30到60秒钟，能够防止颗粒光致抗蚀剂的进一步积聚，同时去除了第一步所积聚的沉积颗粒光致抗蚀剂膜。另外，由于对氧化膜的选择比大于第一步刻蚀时的选择比，因此有可能在不剥离(去除)底层栅氧化膜10的情况下进行刻蚀。注意第二步可以对多晶硅层8A还进行轻微刻蚀。
为什么在气流速率比为Cl2∶HBr∶O2＝(5-20)∶(20-40)∶(1-2)时能进行改善的刻蚀呢？首先，考虑Cl2和HBr的比率，如果Cl2的比例大于20，抗蚀剂膜的刻蚀速率将变得较大，这是不希望的。另一方面，如果HBr的比例大于40，积聚沉积的颗粒光致抗蚀剂膜将不能够被充分地刻蚀。关于O2的比例，如果其小于1，将不能获得阻止和克服沉积颗粒光致抗蚀剂发生积聚的效果，对氧化膜的选择比将下降。反过来，如果O2的比例大于2，将不能刻蚀积聚的沉积膜。因为这个原因，本步骤的气体比率按上述设定。
另外，用于第二步的气体不被用于第一步刻蚀的原因是(1)其对氧化膜的较高选择比将导致在表面上有作为掩模的残留物和自然氧化膜，以及(2)将产生大量的SiO基沉积膜。
接着，进行第三步刻蚀，刻蚀槽中多晶硅层8A。第三步刻蚀采用下述条件。
HBr/O2＝150/5每分钟标准立方厘米(sccm)压力＝100毫托(mTorr)上下RF功率＝500/150W
上下RF相位差＝135°在上述条件下，多晶硅层的刻蚀速率为200到250nm/min。另外，多晶硅层对氧化膜的选择比为无限大。这就是说，氧化膜的刻蚀速率基本上为0。
第三步中，由于它是最后一步，因此要全部去除槽中残余的大约500nm的多晶硅层。另外，由于此时底层氧化膜10在外围电路部分完全暴露出，并且此时要去除槽中残余的大约500nm的多晶硅层，因而对氧化膜的选择比应当无限大，也就是上述条件应当是使氧化膜10一点也不被去除。
而且，由于该刻蚀是在仍残留有多晶硅层的状态下使用O2实现的，并且因此而附着有SiO基沉积膜，因此在去除抗蚀刻膜之前要用氟(F)基物质进行湿法或干法处理。通过这种处理，如图4所示，完全除了槽中多余的多晶硅层8A，未留下残留膜。
因此，本发明的一个主要特点是一种使用Cl2/HBr/O2基气体进行刻蚀的步骤，该种气体处在使用Cl2/HBr基气体进行刻蚀和使用HBr/O2基气体进行刻蚀的步骤之间。增加这一步使得有可能在刻蚀多晶硅层8A时不留下柱形残留物23，原因在下面解释。首先，可以想到第一步积聚的刻蚀颗粒光致抗蚀剂膜主要是由光致抗蚀剂产生的碳基物质的沉积得到的。如果企图用HBr/O2气体去除刻蚀颗粒光致抗蚀剂，这将不能完全去除，因为对于这种气体，光致抗蚀刻蚀速率是很低的。然而，如果用Cl2/HBr/O2基气体进行刻蚀，既可以刻蚀积聚的刻蚀颗粒光致抗蚀剂膜，还将刻蚀抗蚀剂，结果在不留下任何残余物的情况下对多晶硅层进行了刻蚀。
此外，关于刻蚀颗粒光致抗蚀剂膜的积聚，因气体含有O2，在等离子体中进行碳基沉积物的离解，以及因此使C伴随有O而释出。另外，由于这种类型的气体对氧化膜有比在第一步刻蚀时更大的选择比，因此对于防止外围电路部分衬底的损伤有一个安全的裕度。因此，通过使用这种Cl2/HBr/O2基气体，可去除积聚沉积的颗粒光致抗蚀刻膜，不会以新的方式刻蚀颗粒光致抗蚀剂膜，结果就不会再发生积聚。对于第三步在这种状态下进行的刻蚀，由于使用HBr/O2基气体，随着在此时去除了已成为掩模的碳基沉积膜，能够对硅层进行刻蚀，而不会留不任何列状残留物。
图5是根据本发明第二实施例的半导体器件的剖面图。本图展示了将本发明用于硅衬底深槽的形成且仅使用抗蚀剂掩模的例子。
图5所示，经过刻蚀之后还要进行刻蚀的样品的结构中，硅衬底1上有深度为2到4μm、宽度为0.1至0.2μm的槽22，硅衬底1用抗蚀剂膜9进行构图。在抗蚀剂膜9的下面形成了5到30nm厚的衬垫氧化膜，以防止抗蚀剂膜9和硅衬底1之间发生接触。为了形成上述结构的槽，刻蚀按下述程序进行。
首先，刻蚀是在与第一实施例中第一步的相同条件下进行。由于在这些条件时对氧化膜的选择比为20到30，因此在不产生其它问题的情况下还能够刻蚀硅衬底1表面上的自然氧化膜。然而，由于对抗蚀剂的选择比为2到3，不进行刻蚀，结果将不能去除角上的抗蚀剂。也就是，当进行第一步时，抗蚀剂也被刻蚀。而且角部抗蚀剂的刻蚀要比其它顶面抗蚀刻的刻蚀快，结果角部呈园形。有必要在园形角部掩模的边缘低达硅衬底表面之前停止刻蚀，以便不暴露出被掩模所覆盖的硅衬底表面。此刻，正象第一实施例那样，在第一步将有刻蚀颗粒光致抗蚀剂膜积聚在槽底(未示出)，其可导致硅的残留物。因此，使用第一实施例中第二步的刻蚀条件，除去除积聚槽底的刻蚀颗粒光致抗蚀剂。最后，在同第一实施例第三步的刻蚀条件下，将刻蚀进行到希望的深度。由于在本步中对抗蚀剂的选择比为10到15，比第一步的条件要大，因此仅用抗蚀剂膜作为掩模是可以进行较深的刻蚀。
通过这个方法进行刻蚀后，类似第一实施例要用F基物质进行湿法或干法处理。通过采用前述工艺，在仅用抗蚀剂膜作为掩模的情况下能够形成深且窄的槽结构，而不会发生形成残留硅的列形柱。
正如这里所述，本发明通过第一刻蚀步骤(Cl2/HBr)和第二刻步骤(HBr/O2)之间加入使用Cl2/HBr/O2基气体的步骤，使得在刻蚀槽中多晶硅层时有可能在不刻蚀底层栅氧化物和不导致有列状残留的情况下对外围电路部分的多晶硅膜进行刻蚀。而且其使得有可能迅速地在硅衬底上形成窄又深的槽。
很明显本发明并不局限于上面的实施例，在不背离本发明范围和精神下可对其进行改进及改变。例如，能够将包含有Cl2/HBr/O2的刻蚀步骤加在加工半导体期间的任何阶段，此时光致抗蚀剂膜已经暴露在刻蚀剂下，其可能引起刻蚀颗粒光致抗蚀剂沉积在随后要进行刻蚀以达到预定形状的层面上。正如已清楚地知道，刻蚀颗粒光致抗蚀剂通常是不希望有的，因为它将导致不确定的图形形成形状，从而改变了预定的半导体结构。
权利要求
1.一种刻蚀硅层的方法，包括下述步骤采用含有Cl2/HBr的气体刻蚀所述硅层；采用含有Cl2/HBr/O2的气体刻蚀所述硅层；以及采用含有HBr/O2的气体刻蚀所述硅层。
2.根据权利要求1的方法，其特征在于所述含有的气体的流速为Cl2∶HBr∶O2＝(5-20)∶(20-40)∶(1-2)。
3.根据权利要求1的方法，其特征在于采用所述含有Cl2/HBr的气体的刻蚀结束点由结束点探测器探测，以将其转移到采用所述含有Cl2/HBr/O2的气体的刻蚀。
4.一种形成半导体器件的方法，包含下述步骤通过使用含有Cl2/HBr/O2的气体去除层上含有碳的沉积层。
5.一种形成半导体器件的方法，包括下述步骤在衬底上制作具有槽的层，所述层被绝缘膜覆盖；在所述层上和所述槽里形成硅层；在所述硅层上制作抗蚀剂图形；通过采用第一刻蚀气体，将所述抗蚀剂图形用作掩模，刻蚀所述硅层，直到所述绝缘膜露出，同时对所述抗蚀剂图形进行刻蚀，结果在所述硅层表面形成刻蚀颗粒抗蚀剂层；通过采用第二刻蚀气体刻蚀所述刻蚀颗粒抗蚀剂层，第二刻蚀气体对所述绝缘膜的选择比大于所述第一刻蚀气体的选择比；以及通过采用第三刻蚀气体，将所述抗蚀剂图形用作掩模，刻蚀所述槽中的所述硅层，第三刻蚀气体对所述绝缘膜的选择比大于所述第二刻蚀气体的选择比。
6.根据权利要求5的方法，其特征在于中所述第一刻蚀气体对所述硅层关于所述绝缘膜的选择比大约为20到30。
7.根据权利要求6的方法，其特征在于所述第一刻蚀气体为cl2/HBr基气体。
8.根据权利要求5的方法，其特征在于所述第二刻蚀气体对所述硅层关于所述绝缘膜的选择比大约为50到60。
9.根据权利要求6的方法，其特征在于所述第二刻蚀气体为cl2/HBr/O2基气体。
10.根据权利要求9的方法，其特征在于所述第二刻蚀气体的刻蚀时间大约为30到60秒。
11.根据权利要求5的方法，其特征在于所述第三刻蚀气体对所述硅层关于所述绝缘膜的选择比为无限大。
12.根据权利要求11的方法，其特征在于所述第三刻蚀气体为HBr/O2基气体。
13.根据权利要求5的方法，还包括用氟基物质进行处理的步骤。
14.一种形成半导体器件的方法，包括下述步骤在半导体衬底的快速存储器单元部分上制作彼此分开的第一和第二浮栅；在所述第一和第二浮栅上分别制作彼此分开的第一和第二控制栅；在所述第一和第二控制栅上制作彼此分开的第一和第二绝缘膜；制作形成在所述第一和第二浮栅、所述第一和第二控制栅以及所述第一和第二绝缘膜侧面上的侧壁，由此在所述第一浮栅，所述第一控制栅及所述第一绝缘膜和所述第二浮栅、所述第二控制栅及述第二绝缘膜之间形成槽；在所述半导体衬底的外围部分制作栅绝缘膜；在所述栅绝缘膜上和所述第一及第二绝缘膜上制作硅层，同时掩埋所述槽；在部分所述第一和第二绝缘膜上的所述硅层上制作第一抗蚀图形，使得不盖住所述槽，以及在所述栅绝缘膜上的所述硅层上制作第二抗蚀剂图形，所述第一和第二抗蚀图形含有碳；使用含有Cl2/HB的气体，将所述第一和第二抗蚀剂图形用作掩模，刻蚀所述硅层直到所述栅绝缘膜露出，此时，在所述槽里的所述硅层的表面上形成了刻蚀颗粒抗蚀剂层；采用含有Cl2/HBr/O2的气体刻蚀所述刻蚀颗粒抗蚀剂层；以及通过采用含有HBr/O2的气体，将所述第一和第二抗蚀剂图形用作掩模，刻蚀所述槽中的所述硅层。
15.根据权利要求14的方法，其特征在于所述含有Cl2/HBr/O2的气体的流速为Cl2∶HBr∶O2＝(5-20)∶(20-40)∶(1-2)。
16.根据权利要求15的方法，其特征在于使用含有Cl2/HBr的气体的刻蚀结束点由结束点探测器探测，以指示将其转换到使用含有Cl2/HBr/O2的气体的刻蚀。
17.一种形成半导体器件的方法，包括下述步骤在半导体衬底上制作绝缘层；在所述绝缘层上制作抗蚀剂图形；使用第一刻蚀气体，将所述抗蚀剂图形用作掩模，连续刻蚀所述绝缘层和所述半导体衬底以在所述半导体衬底上形成槽，同时用第一刻蚀气体对所述抗蚀剂图形进行刻蚀，结果在所述槽底部沉积有刻蚀颗粒抗蚀剂层；采用第二刻蚀气体去除所述刻蚀颗粒抗蚀剂层；以及使用第三刻蚀气体及使用刻蚀抗蚀剂图形，刻蚀所述槽底暴露的所述硅衬底，第三刻蚀气体对所述抗蚀图形的选择比大于所述第一刻蚀气体的选择比。
18.根据权利要求17的方法，其特征在于所述第一刻蚀气体对所述硅层关于所述绝缘膜的选择比大约为20到30。
19.根据权利要求18的方法，其特征在于所述第一刻蚀气体为Cl2/HBr基气体。
20.根据权利要求17的方法，其特征在于所述第二刻蚀气体对所述硅层关于所述绝缘膜的选择比大约为50到60。
21.根据权利要求20的方法，其特征在于所述第二刻蚀气体为Cl2/HBr/O2基气体。
22.根据权利要求21的方法，其特征在于所述第二刻蚀气体的刻蚀时间大约为30到60秒。
23.根据权利要求17的方法，其特征在于所述第三刻蚀气体对所述硅层关于所述绝缘膜的选择比如无限大。
24.根据权利要求23的方法，其特征在于所述第三刻蚀气体为HBr/O2基气体。
25.根据权利要求17的方法，还包括利用氟基物质进行处理的步骤。
26.一种形成半导体器件的方法，包括下述步骤在半导体衬底上制作氧化膜；在所述氧化膜上制作含有碳的抗蚀剂图形；通过使用含有Cl2/HBr的气体，将所述抗蚀剂图形用作掩模，刻蚀所述硅衬底以在所述半导体衬底上形成槽，此时，在所述槽底形成含有所述碳的刻蚀颗粒抗蚀剂层；使用含有Cl2/HBr/O2的气体，将所述抗蚀剂图形用作掩模，刻蚀所述刻蚀颗粒抗蚀剂层；以及使用含有HBr/O2的气体，将所述抗蚀剂图形用作掩模，刻蚀所述硅衬底。
27.根据权利要求26的方法，其特征在于所述含有Cl2/HBr/O2的气体的流速为Cl2∶HBr∶O2＝(5-20)∶(20-40)∶(1-2)。
28.根据权利要求27的方法，其特征在于使用含有Cl2/HBr/的气体进行刻蚀的结束点由结束点探测器探测，以将其转换到用含有Cl2/HBr/O2的气体进行的刻蚀。
29.一种形成半导体器件的方法，包括下述步骤在制作于衬底的层上生成抗蚀剂图形；使用所述抗蚀剂图形作为掩模，刻蚀所述层，同时也刻蚀所述抗蚀剂图形，由此在一部分所述层上沉积了刻蚀颗粒抗蚀剂膜；去除所述刻蚀颗粒抗蚀剂膜；以及使用所述抗蚀剂图形的残留部分作为掩模，刻蚀所述层。
30.根据权利要求29的方法，其特征在于所述刻蚀颗粒抗蚀剂膜是通过Cl2/HBr/O2基气体去除。
31.根据权利要求30的方法，其特征在于使用所述抗蚀剂图形作为掩模对所述层进行刻蚀使用了Cl2/Hbr基气体。
32.根据权利要求31的方法，其特征在于使用残留抗蚀剂图形作为掩模对所述层进行刻蚀使用了通过HBr/O2基气体的刻蚀。
33.根据权利要求32的方法，其特征在于所述第二刻蚀气体的刻蚀时间大约为30到60秒。
34.根据权利要求33的方法，其特征在于结束点探测器探测使用所述抗蚀剂图形作为掩模的所述层的结束点，以转换到去除所述刻蚀颗粒抗蚀剂膜的步骤。
全文摘要
在同时刻蚀存储器单元部分的槽中的多晶硅层和外围电路部分的多晶硅层工艺中,使用Cl
文档编号H01L21/02GK1198588SQ9810940
公开日1998年11月11日 申请日期1998年3月31日 优先权日1997年3月31日
发明者满生彰 申请人:日本电气株式会社