专利名称：半导体器件的制作方法
技术领域：
本发明一般涉及半导体器件，特别涉及包含布线层且能够防止该布线层与不同电位的布线层或与半导体衬底短路的改进的半导体器件。
图3是现有的具有多层布线结构的半导体存储器等半导体器件的剖面图。
参照图3，在半导体衬底1上设置层间绝缘膜5a。在层间绝缘膜5a上设置第一导电层2。在层间绝缘膜5a上设置层间绝缘膜5b，以便覆盖第一导电层2。在层间绝缘膜5b上设置第二导电层3。在层间绝缘膜5b上设置层间绝缘膜5c，以便覆盖第二导电层3。在层间绝缘膜5a、5b、5c中，设置用于使半导体衬底1的表面露出的接触孔6a。在层间绝缘膜5c中，设置用于使第二导电层3的表面露出的接触孔6b。接触孔6b穿过第二导电层3，并穿过层间绝缘膜5b及层间绝缘膜5a，直至半导体衬底1的表面。在层间绝缘膜5b、5c中，设置用于使第一导电层2的表面露出的接触孔6c。在层间绝缘膜5c上设置第三导电层4a，使其穿过接触孔6a与半导体衬底1的表面连接。在层间绝缘膜5c上设置第三导电层4b，使其穿过接触孔6b与第二导电层3连接。第三导电层4b穿过接触孔6c与第一导电层2连接。
在现有的半导体器件中，参照图3，为了连接跨越多层形成的两个导电层，在层间绝缘膜中形成接触孔，通过它连接各导电层。
但是，如图3所示，在第三导电层4a与半导体衬底1之间设置的层间绝缘膜5a、5b、5c的总膜厚，在第三导电层4b与第二导电层3之间设置的层间绝缘膜5c的膜厚，和在第三导电层4b与第一导电层2之间设置的层间绝缘膜5b、5c的膜厚是不同的。因此，在同时形成接触孔6a和接触孔6b及接触孔6c的情况下，在为形成直至半导体衬底1的表面的接触孔6a而进行腐蚀的情况下，存在所谓的接触孔6b也许会穿透第二导电层3达到半导体衬底1表面的问题。
在第二导电层3的蚀刻速度与层间绝缘膜5a、5b、5c之间的蚀刻速度的差小的情况下，会造成这种穿透现象。例如，多晶硅、掺杂多晶硅的蚀刻速度与层间绝缘膜5c的蚀刻速度之差小。
这样，在现有的器件中，在用与层间绝缘膜5c的腐蚀选择比比较小的材料形成第二导电层3的情况下，接触孔6b会穿透第二导电层3。结果，出现所谓布线层与不同电位的布线层之间、或布线层与半导体衬底之间发生的短路问题。
本发明是为了解决上述问题而提出的，其目的在于提供能够防止上述短路的改进的半导体器件。
本发明的第一发明涉及通过接触孔连接上导电层和下导电层的半导体器件。该半导体器件配有带有表面的半导体衬底。在上述半导体衬底上设置第一层间绝缘膜。在上述第一层间绝缘膜上设置下导电层。在上述第一层间绝缘膜上设置第二层间绝缘膜，以便覆盖上述下导电层，。在上述第二层间绝缘膜上设置上导电层。在上述第二层间绝缘膜中设置用于连接上述上导电层和上述下导电层的接触孔。在上述半导体衬底的表面与上述下导电层之间，并且在上述接触孔的下方位置，设置用硅化物或金属形成的阻挡层。
按照本发明，由于在上述半导体衬底的表面与上述下导电层之间，并且在上述接触孔的下方位置，设置用硅化物或金属形成的阻挡层，所以即使接触孔穿透下导电层，用阻挡层也能阻止其以上的穿透。
按照第二发明的半导体器件，由于用WSi形成阻挡层，所以使第二层间绝缘膜与阻挡层的腐蚀选择比变高。
按照第三发明的半导体器件，用TiSi形成阻挡层。因此，使第二层间绝缘膜与阻挡层的腐蚀选择比变高。
按照第四发明的半导体器件，用WSi/多晶硅的两层形成阻挡层。因此，使第二层间绝缘膜与阻挡层的腐蚀选择比变高。
按照第五发明的半导体器件，使阻挡层与上导电层同电位。因此，即使接触孔穿透下导电层延伸至阻挡层，也能够防止短路。
按照第六发明的半导体器件，使阻挡层处于浮置状态。因此，即使接触孔穿透下导电层延伸至阻挡层，也能够防止短路。
图1是本发明实施例的半导体器件的剖面图。
图2是说明实施例的半导体器件效果的图。
图3是现有半导体器件的剖面图。
下面，用
本发明的实施例。
图1是本发明实施例的半导体器件的剖面图。半导体器件配有半导体衬底1。在半导体衬底1上设置第一层间绝缘膜5a。在第一层间绝缘膜5a上设置第一导电层2和阻挡层7。下面，说明阻挡层7。
在层间绝缘膜5a上设置层间绝缘膜5b，以便覆盖第一导电层2和阻挡层7。在层间绝缘膜5b上设置第二导电层3。在层间绝缘膜5b上设置层间绝缘膜5c，以便覆盖第二导电层3。在层间绝缘膜5a、5b、5c中，设置用于使半导体衬底1的表面露出的接触孔6a。在层间绝缘膜5c中，设置用于使第二导电层3的表面露出的接触孔6b。在层间绝缘膜5b、5c中，设置用于使第一导电层2的表面露出的接触孔6c。
在层间绝缘膜5c上设置上导电层4a，以使其穿过接触孔6a与半导体衬底1的表面连接。在层间绝缘膜5c上设置上导电层4b，以使其穿过接触孔6b与第二导电层3连接。上导电层4b还穿过接触孔6c与第一导电层2连接。
按照实施例的半导体器件，把阻挡层7设置在半导体衬底1的表面与第二导电层3之间。把阻挡层7设置在接触孔6b的下方位置。阻挡层7与层间绝缘层相比由腐蚀速度非常慢的WSi或TiSi这样的金属硅化物或金属形成。
参照图2，按照本实施例的半导体器件，在形成接触孔6a、接触孔6b和接触孔6c时，即使接触孔6b穿透第二导电层3，但由于存在阻挡层7，使接触孔6b不能到达半导体衬底1的表面。因此，即使第三导电层4b被埋在接触孔6b内，也不会发生半导体衬底1与第三导电层4b的短路。
再有，作为阻挡层，也可以由WSi/多晶硅等两种以上的材料叠层构成。多晶硅本身的腐蚀速度与层间绝缘膜5b的腐蚀速度之差虽然小，但由于存在WSi，因而阻挡层7的腐蚀速度在整体上比层间绝缘膜5b的腐蚀速度慢。
再有，最好使阻挡层7与第三导电层4同电位。此外，还可以使阻挡层7处于浮置(floating)状态。
还有，在上述实施例中，虽说明了用于避免第三导电层4与半导体衬底1之间的短路的装置，但本发明并不仅限于此。也就是说，在阻挡层7与半导体衬底1之间存在其它导电层的情况下，通过设置阻挡层7，可防止第三导电层4与其它导电层的短路。
按照第一发明的半导体器件，在半导体衬底的表面与下导电层之间，并且在接触孔的下方位置，由于设置了用硅化物或金属形成的阻挡层，所以即使接触孔穿透下导电层，用阻挡层也可防止其以上的穿透。其结果，可实现所谓不发生上导电层与衬底的短路或上导电层与其它层短路的效果。
按照第二发明的半导体器件，由于用WSi形成阻挡层，所以可实现所谓使第二层间绝缘膜与阻挡层的腐蚀选择比变高的效果。
按照第三发明的半导体器件，由于用TiSi形成阻挡层，所以可实现所谓使第二层间绝缘膜与阻挡层的腐蚀选择比变高的效果。
按照第四发明的半导体器件，由于用WSi/多晶硅的两层形成阻挡层，所以可实现所谓使第二层间绝缘膜与阻挡层的腐蚀选择比变高的效果。按照第五发明的半导体器件，由于使阻挡层与上导电层同电位，所以即使接触孔穿透下导电层延伸至阻挡层，也能够实现所谓的防止短路的效果。
按照第六发明的半导体器件，由于使阻挡层处于浮置状态，所以即使接触孔穿透下导电层延伸至阻挡层，也能够实现所谓的防止短路的效果。
权利要求
1．一种半导体器件，通过接触孔连接上导电层与下导电层，它包括带有表面的半导体衬底(1)；在所述半导体衬底(1)上设置的第一层间绝缘膜(5b)；在所述第一层间绝缘膜(5b)上设置的下导电层(3)；在所述第一层间绝缘膜(5b)上设置的、以便覆盖所述下导电层(3)的第二层间绝缘膜(5c)；在所述第二层间绝缘膜(5c)上设置的上导电层(4b)；设置在所述第二层间绝缘膜(5c)中，用于连接所述上导电层(4b)和下导电层(3)的接触孔(6b)；设置在所述半导体衬底(1)的所述表面与所述下导电层(3)之间、并且在所述接触孔(6b)的下方位置，用硅化物或金属形成的阻挡层(7)。
2．如权利要求1所述的半导体器件，其特征在于，用WSi形成所述阻挡层(7)。
3．如权利要求1所述的半导体器件，其特征在于，用TiSi形成所述阻挡层(7)。
4．如权利要求1所述的半导体器件，其特征在于，用WSi/多晶硅的两层形成所述阻挡层(7)。
5．如权利要求1所述的半导体器件，其特征在于，使所述阻挡层(7)与所述上导电层同电位。
6．如权利要求1所述的半导体器件，其特征在于，使所述阻挡层(7)处于浮置状态。
全文摘要
本发明的目的在于提供能够防止因接触孔的穿透而产生的布线层与半导体衬底短路的改进的半导体器件。在层间绝缘膜5b上设置下导电层3。用层间绝缘膜5c覆盖下导电层3。在层间绝缘膜5c中设置用于连接上导电层4b与下导电层3的接触孔6b。在半导体衬底1的表面与下导电层3之间,且在接触孔6b的下方位置,设置用硅化物或金属形成的阻挡层7。
文档编号H01L21/768GK1218291SQ9810939
公开日1999年6月2日 申请日期1998年6月2日 优先权日1997年11月21日
发明者豆谷智治, 永井享浩 申请人:三菱电机株式会社