专利名称：制造半导体器件的方法
技术领域：
本发明涉及半导体器件的制造方法，尤其是涉及含有氮化硅膜的半导体器件的制造的方法，所述氮化硅膜用作半导体基片上的隔离掩模。
常规制造半导体器件的方法，一个大约10纳米厚的衬垫氧化膜形成在一个硅基片上，一个大约200纳米厚的氮化硅膜通过CVD(化学汽相沉积)方法形成。氮化硅膜的整个表面涂有光刻胶，根据场图形，光刻胶用光刻法图形化。下一步，氮化硅膜用光刻胶做为掩模进行有选择的刻蚀，然后除去光刻胶，接着通过水蒸汽环境中的热氧化作用形成场氧化膜。氮化硅膜和衬垫氧化膜然后被除去，栅氧化膜形成，栅多晶硅生成在栅氧化膜和场氧化膜的整个表面，并且栅多晶硅采用离子注入或离子扩散的方法掺入杂质。光刻胶涂在栅多晶硅的整个表面，并根据栅的图形，光刻胶用光刻法图形化。光刻胶的图形同下面场图形套准完成。下一步，栅多晶硅用光刻胶做为掩模进行有选择的刻蚀，然后除去光刻胶就形成了栅电极。栅电极可以作为单独的多晶硅层在这个方法中采用，或者可以有交替的多层结构，其中硅化物层叠在多晶硅上。进一步地，随后的离子注入源/漏极可以作为栅多晶硅的掺入杂质。
常规制造半导体器件的方法，就下面的场图形而论，没有套准发生在后续步骤的套准过程中，例如，在栅图形与场图形之间的套准。这是因为氮化硅膜有很强的拉伸应力并且导致晶片收缩。特别地，对于场的光刻胶图形通过拉伸应力紧缩的完成在一个硅基片上。形成场氧化膜后除去氮化硅膜时，硅基片处于拉伸状态，这是相对场的光刻胶图形起作用时而言的。因此场图形大于原始的尺寸。既然下面场图形比原始尺寸大，产生失配归结于场和栅之间的尺寸的不同，这是发生在后续的步骤中形成栅的光刻胶图形的时候。芯片的尺寸越大，以及后来的制造尺寸越小，在套准/曝光过程中由应力产生的晶片收缩从而导致失配的影响就越大。为了减轻这个影响，BerNisse等人在《Journal of AppliedPhysics》第48卷，1977年第8期的3337-3341页上公开了能够降低氮化物膜上应力的方法，通过把离子注入在氮化物膜和硅基片界面附近，在这样的条件下同时确定注射范围。采用这种方法的离子注入导致大约一半的注入离子渗入硅基片中。这些离子渗入硅基片产生了瑕疵。这些瑕疵导致了一些问题，例如在制成品中有透电流并且耐压能力也下降。
日本未决专利申请公开号36935/1980公开了当离子以高剂量1×1015到1×1017厘米-2注入到氮化硅膜中时，将产生较低的应力。这样高剂量的离子注入是要花费很长时间的，因此导致生产率降低，实际上也不宜采用。此外，尽管描述了离子注入到氮化硅膜，但该专利对于在什么样的条件下才能注入离子并没有描述，因此上述问题仍然有可能要发生。
本发明人深入地研究了离子注入的情况和氮化硅膜应力之间的关系，发现仔细地选择离子注入能量能够有效地降低氮化硅膜的应力。与以前的技术不一样，本发明中的离子注入方法不会使离子渗入硅基片从而导致器件性能下降，并且也不会降低生产率。
本发明的目的之一是提供一种制造半导体器件的方法，即在需要高生产率并且不能在硅基片中产生任何缺陷时，通过在合适的条件下把离子注入到氮化硅膜中，有效地降低氮化硅膜的应力。
根据本发明的第一个特点，制造半导体器件的本方法包含下面几个步骤在半导体基片上依次形成衬垫氧化膜和氮化硅膜；注入离子到所述氮化硅膜中；根据场图形选择性地除去所述氮化硅膜；在所述氮化硅膜被除去之处生长氧化硅膜；除去所述衬垫氧化膜和在选择性除去所述氮化硅膜步骤中剩余的所述氮化硅膜；并且在所述氧化硅膜间形成半导体器件。
根据本发明的第二个特点，提供了制造半导体器件的方法，包含以下几个步骤在半导体基片上依次形成衬垫氧化膜和氮化硅膜；注入离子到所述氮化硅膜中；根据场图形有选择地除去所述氮化硅膜；在所述氮化硅膜除去处的半导体基片上形成沟槽；填充所述沟槽并用氧化硅膜除去所述氮化硅膜部分；
除去在选择性除去所述氮化硅膜步骤中剩下的所述氮化硅膜；并且在所述氧化硅膜之间形成半导体器件。
本发明将结合附图，做更详尽的解释，其中
图1A到1D是由选择性氧化隔离和用传统方法栅电极的形成来制造的半导体器件步骤示图；图2是200纳米厚氮化硅膜剩余应力和砷注入剂量的关系图解；图3是200纳米厚氮化硅膜剩余应力和砷注入能量的关系图解；图4是200纳米厚氮化硅膜剩余应力和磷注入剂量的关系图解；图5是200纳米厚氮化硅膜剩余应力和磷注入能量的关系图解；图6是120纳米厚氮化硅膜剩余应力和砷注入能量的关系图解；图7是氮化硅膜剩余应力与由氮化硅膜厚度决定的离子标准化注射范围的关系；图8A到8D是根据本发明的第一个实施例选择性氧化隔离步骤；图9A到9F是根据本发明的第二个实施例由沟槽隔离实现的隔离步骤；以及图10A到10D是根据本发明的第三个实施例来制造半导体器件的方法。
在用本发明的实施例来描述半导体器件制造的方法之前，上述常规的制造半导体器件的方法将在图1A到图1D中给予解释。
如图1A所示，大约10纳米厚的衬垫氧化膜901形成在硅基片900上，大约200纳米厚的氮化硅膜902通过CVD技术形成。氮化硅膜的整个表面涂有一层光刻胶903，并且根据用光刻法形成的场图形，光刻胶903被图形化。接着，如图1B所示，氮化硅膜902使用光刻胶903做为掩模进行选择性地腐蚀，接着通过水蒸汽的环境中热氧化作用形成场氧化膜904。如图1C所示，氮化硅膜902和衬垫氧化膜901被除去，栅氧化膜905形成。栅多晶硅906生长在栅氧化膜和场氧化膜的整个表面，并且栅多晶硅采用离子注入或扩散的方法掺入杂质。光刻胶907涂覆在栅多晶硅的整个表面，并且根据光蚀法形成的栅图形，光刻胶907被图形化。这个光刻胶的图形，套准下面的场图形完成。下一步，如图1D所示，场多晶硅906用光刻胶907作为掩模进行选择性地光蚀，然后除去光刻胶就形成了栅电极910。在这种方法中栅电极可以作为一个单独的多晶硅层被采用，或者可以有交替的多层结构，其中硅化物层叠在多晶硅上。更进一步说，随后的离子注入源/漏极可以作为栅多晶硅的掺入杂质。
图1C和1D所示的常规的制造半导体器件的方法，就下面的场图形而论，失准908发生在后续步骤的套准过程，例如在栅图形和场图形之间的套准过程中。这是因为氮化硅膜有强烈的拉伸应力并且导致晶片收缩。特别地，场的光刻胶图形(图1B)是通过拉伸应力紧缩地完成在一个硅基片上。当形成氧化硅膜后，氮化硅膜被除去时，硅基片处于拉伸状态，这是同场的光刻胶图形起作用时相对而言的。因此场图形大于原始的尺寸。既然下面场的图形大于原始尺寸，产生的失准将归结于场和栅之间的尺寸的不同，后者产生于后续步骤中形成栅的光刻胶图形的时候。芯片的尺寸越大，以及后来的制造尺寸越小，在套准/曝光过程中由应力产生的晶片收缩从而导致失准的影响就越大。
下面，根据本发明提出的优选实施例，解释制造半导体器件的方法。
图2说明了在一次实验中当砷以200KeV的能量，0到6×1014厘米-2的剂量注入到200纳米厚的氮化硅膜时，氮化硅膜的剩余应力与砷注入剂量之间的函数关系。氮化硅膜剩余应力σt是由下面等式中氮化物膜生成的晶片曲线中曲率半径R的范围所决定σt=Esh26(1-V6)6(1R2-1R1)]]>其中Es和V代表硅晶片的杨氏模量和泊松比率，h代表硅晶片厚度，t代表氮化硅膜的厚度，R1和R2各自代表硅晶片氮化硅膜生成之前的曲率半径范围在和氮化硅膜生成之后的曲率半径范围。从图2中看出，当砷以100KeV的能量注入200纳米厚的氮化硅膜时，剩余应力在升高注入剂量时迅速降低，在剂量大约为1×1044厘米-2降低到大约初始剩余应力的一半，然后变成了常数。
图3说明了在一次实验中当砷以0到200KeV的能量范围，6×1014厘米-2的剂量注入一个200纳米厚的氮化硅膜时，氮化硅膜的剩余应力与砷注入能量之间的函数关系。从图3中看出，当注入能量升高时氮化硅膜的剩余应力单调降低，注入能量为大约250keV时变成了持续零点，并且，当离子注入能量超过这个值时，将不发生改变。
图4说明了在一次实验中当磷以200keV的能量，0到4×1014厘米-2的剂量注入一个200纳米厚的氮化硅膜时，氮化硅膜的剩余应力与磷注入剂量之间的函数关系。从图4中看出，同砷注入一样，随着磷注入剂量的升高剩余应力迅速降低，并且在剂量不低于大约1×1014厘米-2时变成了常数。也说明了常数值不超过磷不注入情况下值的三分之一，表明了降低应力的效果大于砷以100keV注入时的效果。
图5说明了在一次实验中当磷以0到200keV的能量范围，2×1014厘米-2的剂量注入一个200纳米厚的氮化硅膜时，氮化硅膜的剩余应力与磷注入能量之间的函数关系。从图5中看出，注入能量升高时氮化硅膜的剩余应力单调降低，注入能量为大约150keV时变成了持续零点，并且，当磷离子注入能量超过这个值时，将不发生改变。
图6说明了在一次实验中当砷以0到150keV的能量范围，2×1014厘米-2的剂量注入一个120纳米厚的氮化硅膜时，氮化硅膜的剩余应力与砷注入能量之间的函数关系。从图6中看出，注入能量升高时氮化硅膜的剩余应力单调降低，注入能量为大约150keV时变成了持续零点，并且，当砷离子注入能量超过这个值时，将不发生改变。
图2至图6的实验结果表明了离子注入氮化硅膜时有下列影响；1.在注入剂量不低于1×1014厘米-2时降低应力的影响是饱和的；2.当注入能量相同时，磷获得的降低应力的效果要更大于由砷获得的降低应力的效果；3.对于砷和磷而言，注入足够高的能量将使剩余应力趋向于零；4.相同的离子种类、注入剂量和注入能量基数，氮化硅膜的厚度越小，降低剩余应力的效果越大。
为了综合解释这些结果，剩余应力和注入离子注射范围Rp之间的关系如图7所示。注射范围Rp是指注入离子聚集在一起而变为最大深度的地方。从这幅图中可以明显看出，当Rp大于氮化硅膜厚度的一半时，剩余应力与氮化硅膜的厚度以及注入离子的种类无关，变成了持续零点。通过离子注入降低氮化硅膜剩余应力的结果被认为是基于下列结构的，氮化硅膜具有拉伸应力，特别是，氮化硅膜被硅基片所拉伸，并且膜中的Si-N键要经受舒张方向作用力。注入的离子进入氮化硅膜部分裂解了Si-N键，并增加了Si原子和N原子间的距离，这样能够降低使Si-N键不裂解的作用力。当注入范围是氮化硅膜厚度的一半的时候，大约1×1017厘米-2注入离子到达氮化硅膜和硅基片的界面处。一般说来这种剂量的离子注入进入硅基片产生的晶体缺陷不大。含Si-N键的氮化硅膜有着很强的伸张力的情况下，然而，这样剂量的离子注入裂解了Si-N键，使得整个氮化硅膜的应力有效地减少。当注射范围超过百分之六十的氮化硅膜的厚度时，硅基片就将产生大的晶体缺陷。因此，优选的注射范围不超过氮化硅膜厚度的百分之六十。
由图7的结果中看出，为了使氮化硅膜的剩余应力达到接近零点，甚至在1×1015厘米-2或更少的情况下磷或砷可以以不低于1×1014厘米-2的剂量注入，这样的能量可使注射范围位于氮化硅膜厚度一半或者更深一点的位置(这种情况下，注入范围深度不可以氮膜的厚度)。在这种组合的情况下，值得注意的是，即使注射范围仅是氮化硅膜厚度的百分之二十，剩余应力也可降低到大约百分之二十到三十，那意味着，降低应力的结果令人满意了。更进一步说，通过离子注入降低应力的结果得自于Si-N键的裂解。因此当注射范围相同时，在低剂量注入时，具有较大质子数的离子能够有更大的降低应力的效果。过小质子数的离子不能够裂解Si-N键，难以有满意的降低应力效果。为了获得满意的降低应力的效果，采用质子数量等于或者大于构成氮化硅膜的氮原子是优选的，就是说离子的质子数量不低于14。
另一方面，当离子的质子数过大的时候，增加注入范围的注入能量变大，强加了离子注入器件可使用的限制。由于这个原因，要考虑氮化硅膜的厚度来选择离子注入能量和种类。
按照本发明的方法在氮化硅膜中注入离子，氮化硅膜的热处理高于约950摄氏度时，氮化硅膜的应力恢复到离子注入之前的约百分之七十。在900摄氏度或者更低的温度下进行热处理，能够阻止应力的恢复。
本发明有以下功能既然离子注入的注射范围为进入氮化硅膜厚度的百分之二十到六十，注入的离子很难渗入硅基片并且因此不会在硅基片中产生瑕疵。更进一步说，既然满意的降低应力的结果可以由不超过1×1014厘米-2的低剂量的方法来获得，那么离子注入步骤的增加不会降低生产率。
下面的实施例更进一步地说明了本发明，但并不局限于这些实施例。实施例1图8A到8D是剖面图，是根据本发明第一优选实施方案，通过选择氧化隔离方式制造半导体器件的方法的步骤次序。
如图8A所示，一个10纳米厚衬垫氧化膜2形成在一个硅基片1上，一个200纳米厚的氮化硅膜3通过LPCVD技术形成。接着，如图8B，磷离子以150keV能量、2×1014厘米-2剂量被注入。其后如图8C所示，氮化硅膜3通过光蚀法和干蚀法根据场的图形被有选择地除去。如图8D所示，一个350纳米厚的氧化膜4在1000摄氏度时通过湿氧化方法培养出来，并且氮化硅膜3和衬垫氧化膜2通过选择氧化被除去并完成隔离。此后，栅多层膜(未示出)形成，场和栅之间的图形套准由光刻法完成。在这方面，既然氮化硅膜的应力已经由图8B中的离子注入所降低，由晶片收缩而产生的失准将不会发生。
在1000摄氏度下湿氧化生成氧化膜4的过程中，留在器件区域里的氮化硅膜(图8C)的应力有可能恢复到离子注入之前的大约百分之七十，导致了硅晶片的收缩。然而当隔离完成后(图8D)，氮化硅膜被完全除去，消除了收缩。因此，在栅图形套准上时不会产生收缩影响。实施例2图9A至9F是剖面图，是根据本发明第二个优选实施方案，通过沟道隔离方式制造半导体器件的方法的步骤次序。
如图9A，一个10纳米厚的衬垫氧化膜2形成在一个硅基片1上，一个120纳米厚的氮化硅膜3通过LPVCD技术形成。接着，如图9B所示，磷离子以150keV能量、2×1014厘米-2剂量被注入。如图9C所示，氮化硅膜3通过光蚀法和干蚀法根据场的图形被有选择地除去。其后，如图9D所示，沟槽5使用氮化硅膜3作为掩模形成在硅基片1上。如图9E所示，氧化膜通过CVD技术形成在整个表面填充进沟槽5中，并且在氮化硅膜3上的CVD氧化膜除去通过化学/机械的方法抛光使得CVD氧化膜6独自于沟槽5。其后，如图9F，氮化硅膜3和衬垫氧化膜2除去通过沟槽的方法完成隔离。其后，栅多层膜(未画出)形成，和栅多层膜(未画出)，和场图形与栅图形之间的套准由光蚀法来完成。这方面，既然氮化硅膜的应力已经由图9B中的离子注入所降低，由晶片收缩导致的没有套准将不会产生。
在实施例1和实施例2中，离子以不低于1×1014厘米-2的剂量注入，注射范围为氮化硅膜3的厚度的大约一半。这导致氮化硅3的剩余应力趋向于接近零点，消除了由应力产生的氮化硅收缩的问题。因此，失准将在后续的套准步骤中得以阻止，就象形成栅的步骤一样。在上面的实施例中，磷和砷离子是作为注入离子使用，象图7表示的一样，然而，降低应力的结果与离子的种类无关。因此其它离子，象硅、氩、氮和氧离子，也可以用作注入离子。更进一步，从本发明的主题来讲，氮化硅的厚度不被限制，正如上面所描述实施例一样。
作为显而易见的描述，本发明有下面的用处。既然离子注入氮化硅膜的注射范围是氮化硅膜厚度的百分之二十到百分之六十，注入离子很难穿透硅基片，因此也不会在硅基片中产生瑕疵。进一步说，既然令人满意的降低应力的结果可以由1×1014厘米-2到1×1015厘米-2低剂量的方法来获得，那么离子注入步骤的增加不会大幅度降低生产率。特别的，氮化硅膜的应力可被有效的降低并且不会大幅度降低生产率和大幅度增加硅基片的瑕疵。
图10A到10D是根据本发明第三个优选实施方案制造半导体器件的方法。这里是用于DRAM的圆柱形电容器的制造方法。
图10A中，一个厚度为5000埃的氧化膜2和一个厚度为1000埃的氮化硅膜依次形成在一个硅基片1上，并且磷离子以40keV的能量，2×1014厘米-2的剂量注入氮化硅膜3中。
图10B中，一个接触孔4a到达硅基片1通过氧化和氮化硅膜2和3被孔隙化，并且掺杂磷无定形硅4填充接触孔4a。然后，在氮化硅膜3上生成一个厚度为6000埃的氧化膜5，接触孔6a通过氧化膜5，使得接触孔4a被孔隙化。
图10C中，通过在接触孔6a的整个内表面上生成一个掺杂磷的无定形硅层，并且刻蚀该膜，在接触孔6a的内表面生成掺杂磷的无定形硅层6。
图10D中，氧化膜5通过使用稀释的氢氟酸来去除。
因此，对于圆筒状电容器低电极将在无定形硅层6上形成。然后，电容器的绝缘膜就象氮化物膜或者氧化钽膜一样形成，并且高电极也形成，由此完成DRAM制造。
图10A中，如果磷离子没有被注入进氮化硅膜3，应力被集中到接触孔4a按照形成氧化膜5时热处理完成，电容器绝缘膜，或者高电极。因此，爆裂发生在氮化硅膜3。通过把磷离子注入氧化硅膜3中，可以避免这种情况。
本发明已被详尽的描述于特定的优选实施方案中，但是应理解即使对这些实施方案进行变化和改进，仍在本发明的权利要求的范围之内。
权利要求
1.一种制造半导体器件的方法，包含步骤在半导体基片上依次形成衬垫氧化膜和氮化硅膜；注入离子到所述氮化硅膜中；根据场图形有选择地除去所述氮化硅膜；在所述氮化硅膜去除处生成氧化硅膜；除去所述衬垫氧化膜和在选择去除所述氮化硅膜步骤中剩余的所述氮化硅膜；并且在所述氧化硅膜之间形成半导体器件。
2.权利要求1的方法，其中离子注入到氮化硅膜的注射范围为氮化硅膜厚度的百分之二十到六十。
3.权利要求1的方法，其中离子注入的剂量不超过1×1015厘米-2。
4.权利要求1的方法，其中离子注入的剂量在2×1014厘米-2到1×1015厘米-2之间。
5.权利要求1的方法，其中，使用氮化硅膜形成一隔离区域，离子以1×1014厘米-2到1×1015厘米-2之间的剂量注入，注入范围是氮化硅膜的厚度的百分之二十到六十。
6.一种制造半导体器件的方法，包含步骤在半导体基片上依次形成衬垫氧化膜和氮化硅膜；注入离子到所述氮化硅膜中；根据场图形有选择地除去所述氮化硅膜；在半导体基片上的所述氮化硅膜除去的位置上形成沟槽；用氧化硅膜填充所述沟槽并且除去所述氮化硅膜部分；除去由选择去除所述氧化硅膜步骤中剩余的所述氮化硅膜；并且在所述氧化硅膜之间形成半导体器件。
7.权利要求6的方法，其中离子注入到氮化硅膜的注射范围是氮化硅膜厚度的百分之二十到六十。
8.权利要求6的方法，其中离子注入的剂量不超过1×1015厘米-2。
9.权利要求6的方法，其中离子注入的剂量在2×1014厘米-2到1×1015厘米-2之间。
10.权利要求6的方法，其中，形成隔离区域的步骤是使用氮化硅膜，离子以1×1014厘米-2到1×1015厘米-2之间的剂量注入，注入范围是氮化硅膜的厚度的百分之二十到六十。
11.一种制造半导体器件的方法，包含步骤；形成氮化硅膜，其是形成在半导体基片的元件的一部分；并且注入磷离子到所述氮化硅膜中，其深度为从氮化硅膜表面开始的百分之二十到六十。
全文摘要
本发明提供了制造半导体器件的方法,其中离子以不超过1×10
文档编号H01L21/3105GK1203449SQ9811474
公开日1998年12月30日 申请日期1998年6月11日 优先权日1997年6月11日
发明者山本一郎 申请人:日本电气株式会社