专利名称：采用同时固化粘合剂与密封剂制备电子仪器组件的方法
技术领域：
本发明涉及制备电子仪器组件的方法，更具体地说，涉及制备衬底上的半导体芯片的方法。
电子器件包含大量电路元件，主要是组装在集成电路(IC)芯片中的晶体管。衬底作为集成电路芯片的机械和电气底板，芯片或者以有效面(包含电路元件的表面)或者以钝化面接触衬底。芯片与其支撑衬底之间的连接被称之为一级芯片互联。
一级芯片互联的常用方法是引线接合。芯片首先由粘合剂，典型的为糊料或薄膜(胶粘带)形式，粘附到其衬底上。视具体设计参数而定，芯片的有效面或者钝化面被粘附到衬底的有效面或者钝化面上。衬底的有效表面载有星罗棋布的电气端子以及，在通常情况下，(整个片子的)总电路；然而，总电路也可布置在与端子相反的衬底表面上。就本说明的目的而言，衬底的有效表面指的是载有电气端子的那一面。
用于引线接合的衬底既可以是刚性衬底，如金属引线架、陶瓷衬底、层合物，或者它可以是柔性衬底，如聚酰亚胺柔性电路。
对组件加热以软化粘合剂，芯片在轻微压力下与粘合剂接触，然后，组件被置于干燥氮气固化气氛的炉子中以便使粘合剂固化。对环氧树脂的典型固化规程为，150℃，1h；对聚酰亚胺的典型固化规程则为，150℃下30min，接着在275℃，30min。
芯片表面上的有效端子，随后在被称之为引线接合的自动操作中由细金属引线或扁平线连接到衬底的有效端子上。
在芯片有效面固定到衬底上的情况下，施涂粘合剂的表面面积可小于芯片的表面面积。这便在衬底与芯片之间造成一个空隙。引线接合之后，该空隙由密封剂依靠毛细管作用填满，然后，再使密封剂固化。替代地，在芯片的钝化面固定到衬底上的情况下，用密封剂将芯片的暴露有效表面以及连接芯片电气端子与衬底上电气端子的引线接头全部覆盖住。密封剂的典型固化温度和时间为，100℃～175℃，1.5～2h。
这时，密封好的芯片与衬底便构成所谓的单芯片模块或组件。其他的组件形式可包含分别封装的多个芯片。多芯片的封装与每个单独芯片的操作程序一样。这些封装，不论是芯片大小的封装亦或多芯片封装，进而再坐落到更大的衬底上，例如印刷电路板上，并与其他电气元件互联。这些分立的组件与更大衬底之间的互联，叫做二级互联。
替代地，可将裸露的IC芯片直接固定到印刷电路板上，形成所谓板载芯片式组件。目前，应用得最广的板载芯片组件的制造方法就是刚才谈到的引线接合法。但是，这时，密封剂不再仅仅施涂在芯片下方的区域，而是包围着整个芯片施涂，以便保护它免遭环境的侵害。
除了材料成本之外，半导体工业主要考虑的因素之一是加工速度，它本身也就意味着成本。如果生产进行得较快，同时不降低最终组件的性能，这种优点将是本行业所欢迎的改进。
本发明是一种制备半导体封装的方法，在这种方法中采用引线接合将集成电路芯片连接到衬底上。
该方法包括下列顺序步骤(a)提供带有用以与衬底相连接的电气端子的集成电路芯片，(b)提供带有用以与芯片端子互联的电气端子的该集成电路芯片用衬底，(c)在衬底的2面之一配置具有足够生强度的粘合剂或者(d)在芯片的2面之一配置具有足够生强度的粘合剂，使得在或者步骤(c)或者步骤(d)中，所配置的粘合剂表面区域局限在没有有效元件或端子的芯片或衬底区域内，(e)施加足够的压力和热量使芯片与衬底接触在一起，以便使粘合剂将芯片粘附到衬底上，这可能在没有粘合剂的芯片与衬底区域之间形成空隙，(f)将芯片引线接合到衬底上，(g)提供一种在固化化学及固化曲线(cure profile)上与粘合剂相容的密封剂组合物，(h)沿着芯片的周边配置该密封剂，以便使密封剂填满在步骤(e)中可能形成的任何空隙，(i)让所获得的组件接受足够温度和足够时间的处理，以便使粘合剂与密封剂同时固化。
对本说明的目的而言，术语“生强度”是指，在经过短暂的将芯片粘附到衬底上的过程之后，而又在粘合剂接受其正常固化条件处理之前这段时间的粘合剂强度性质。足够的生强度就是，能有效地防止芯片在引线接合期间移动的粘附强度。正如本领域技术人员所了解的，引线接合过程是自动进行的，并容许少量的移动。就本说明而言的移动是指任何会干扰自动引线接合过程中套准的移动。
本发明方法的主要优点在于，粘合剂与密封剂可同时固化，从而节省了宝贵的加工时间。为了使粘合剂与密封剂都能有效地固化，二者的固化机理和固化曲线必须彼此相容。例如倘若粘合剂是采用胺固化剂的环氧树脂，则密封剂就不得是用铂催化剂固化的，因为，胺将会使铂中毒，从而使其失效；在化学性质方面，密封剂或粘合剂都不应是需要在会使对方变脆或变弱的温度下方能固化的。在下文中，就本说明的目的而言，相容的意思是，粘合剂与密封剂二者的固化条件和固化化学(规律)不得干扰或有损于对方的性能。
该集成电路芯片的衬底可以是任何半导体封装制造业中使用的刚性或柔性衬底。使用得最广的衬底包括柔性带或片，其上带有诸如金或铜之类导电金属构成的总电路且底层材料为聚酰亚胺薄膜材料，如Upilex，Ube公司(日本)制造，或者Kapton，杜邦制造。此种柔性电路材料可由日立电缆公司购得。其他常用的衬底包括双马来酰亚胺三嗪衬底；环氧/玻璃纤维层合物，如FR4板；金属引线架，如铁镍合金、镀铜复合物以及陶瓷衬底。所有这些材料都是本行业熟知并使用的。
粘合剂可以是任何符合所有本行业要求的模片固定性能，并具有足够生强度的模片固定粘合剂。粘合剂的组成优选主要为弹性体，如丁腈橡胶，并包含环氧树脂和固化剂，如通常用于环氧树脂的胺。
粘合剂可以是糊状或薄膜(胶粘带)形式的，然而，优选是薄膜。合适的薄膜粘合剂的制备，例如涉及在载体，如杜邦公司出品的商品名Kapton的薄膜，或者Ube(日本)公司出品的商品名Upilex薄膜的2面，涂布上合适的粘合剂组合物；替代地，粘合剂薄膜可不用载体承托。此类的粘合剂薄膜是Ablestik实验室(Rancho Dominguez，加州)生产的产品牌号5201。
该衬底包含电气端子，用以连接芯片上的电气端子。在大多数操作中，粘合剂被施涂到衬底上，并涂布在特意留出、没有端子的区域，以便接受电路芯片。粘合剂的施涂量及施涂区几何形状应使得粘合剂与芯片上1个或多个无电气端子的部分相接触。
可对衬底加热，而如果加热的话，可在沉积上粘合剂之前或之后对其加热。典型的温度在50℃～120℃范围。如果粘合剂是薄膜形式的，还可施加轻微的压力。加热和加压有助于软化粘合剂，并使其更容易接受芯片。
芯片可以以其有效或钝化面对着粘合剂。倘若是效面落位到粘合剂上，则该有效面应当有一段上没有电气端子，以便与粘合剂接触。芯片落位到粘合剂上，并可在压力的帮助下落位，通常为200g～2000g的压力，同时使之稍微地左右移动以促进粘附。芯片也可以在落位到粘合剂垫上之前进行加热。
芯片落位到粘合剂上以后，它就接受引线接合操作，以便将芯片的端子与衬底的端子相连接。任何本行业已知的完成引线接合的方法均可使用。在本发明中，粘合剂不需要在引线接合之前进行固化。由于粘合剂的生强度大，芯片固定在衬底上的粘附力足够大，因此在引线接合期间能保持稳定。
不难看出，由于粘合剂仅仅沉积到1个或多个不包含电气端子的芯片部分上，因而，在芯片下方，没有粘合剂的区域就形成芯片与衬底之间的空隙。引线接合之后，芯片与衬底之间可能出现的任何空隙，都灌注以密封剂组合物，通常的做法是沿着芯片的周边沉积上密封剂，并依靠毛细管作用使密封剂吸入内部。
密封剂组合物可以是任何具备本行业对密封剂要求性质，并在固化条件及化学性质上与粘合剂组合物相容的密封剂组合物。对于粘合剂组合物是以环氧树脂为基础的情况，优选的密封剂是热固性环氧组合物并采用胺为固化剂。密封剂在室温下可以呈液体或固体，只要它在施涂温度下具有足够低的粘度，以便被吸入到芯片与衬底之间的任何空隙中即可。对于室温固化的环氧密封剂，典型灌注或施涂温度为约150℃。合适的室温为固体的密封剂是环氧模塑掺混料，例如，由Sumitomo，Amoco及Nitto Denko等公司供应的。合适的液态密封剂可由Ablestik实验室按产品牌号7850获得，可以在25℃～100℃范围施涂。
施涂密封剂之后，组件接受热循环处理，以便将粘合剂和密封剂同时固化。优选的是，粘合剂与密封剂组合物的固化温度在大致同一范围内，以便二者能同时固化。具体的固化循环将取决于粘合剂及密封剂组合物的性质，但一般地，固化温度将在100℃～180℃范围，持续一段使组合物有效固化的时间。所获得的组件在本说明书及权利要求中被称之为半导体封装。
实施例为了测试本发明方法制备的半导体封装的JEDEC(日本电子器件及电子元件标准)可靠性，制备了由6种柔性衬底带组成的一系列试样，每条固定上30个硅芯片，使模片的有效面与衬底的有效面相接触。
该衬底是Upilex聚酰亚胺柔性电路带(由日立电缆公司出品)，带有金的总电路有效表面。一种三层结构的粘合剂膜(涂布在聚酰亚胺载体的2面上的粘合剂)，由Ablestik实验室按产品牌号7850出售，在105℃被层合到衬底上。下表中给出的所有衬底，除衬底#3和#14之外，均在模片固定之前预干燥过。随后，顺着每条衬底带的长度周期地(逐一)将30个硅模片粘附上去。首先，模片被加热到170℃，然后，通过将其轻轻压入粘合剂并保持约1s，而固定上去。
仅在衬底#3上进行了引线接合。整个衬底在150℃预热2min，然后，继续前进到引线接合台，在此模片热至185℃并进行引线接合。该过程耗时约45s。
进行密封之前，衬底10、11和14上的粘合剂在150℃下固化40min。每个衬底在设定为80℃的加热台上接受密封。密封剂是由Ablestik实验室按7850系列中的产品牌号购得的。密封剂，而对于那些以前没有经过固化的衬底，则是密封剂加上粘合剂，在100℃下部分固化30min，然后，在150℃再固化30min。
把每块衬底单独分开并对各个封装实施JEDEC等级1、2及3条件的试验，模拟焊药倒流，最后做脱层试验。JEDEC等级1试验涉及将封装置于85℃、85％相对湿度下保持7天。JEDEC等级2试验涉及将封装置于85℃、60％相对湿度下保持7天。JEDEC等级3试验涉及将封装置于30℃、60％相对湿度下保持8天。模拟焊药倒流是在红外隧道烘炉内进行的，采用的曲线是从室温到220℃，不超过3min；＞220℃到最高240℃之间脉动，1.5min。
结果载于下表中。“同时固化”是指，粘合剂与密封剂同时固化了；“独立”是指，粘合剂与密封剂在按所述的彼此独立的步骤中进行固化。“JEDEC1，2或3合格(率)”是指封装在相应湿度下暴露之后，再模拟焊药倒流之后，没有发生脱层。比值形式的数字中的分母指的是测试过的封装总数，分子则是通过了JEDEC条件的个数。
这些数据表明，用于衬底3，12和13的同时固化方法显示，其JEDEC等级1，2和3试验的表现至少与在粘合剂和密封剂彼此独立地固化方法中的一样好。这样，本发明的同时固化方法就在制备半导体封装的方法中去掉了一个步骤，从而节省了时间和能量，且生产出的封装在耐潮湿性能上没有表现出恶化。
NT＝未测试
权利要求
1.一种制备半导体封装的方法，其中集成电路芯片被连接到衬底上，包括下列顺序步骤(a)提供带有用以与衬底连接的电气端子的集成电路芯片，(b)提供带有用以与芯片互联的电气端子的该集成电路芯片用衬底，(c)在衬底的2面之一上配置弹性体粘合剂，该粘合剂具有有效防止引线接合期间芯片移动的生强度，或者(d)在芯片的2面之一上配置此种粘合剂，使得在或者步骤(c)或者步骤(d)中，配置粘合剂的表面区域限制在没有端子的芯片或衬底区域内，(e)施加足够的压力和热量使芯片与衬底接触在一起，以便使粘合剂将芯片粘附到衬底上，这可能在没有粘合剂的芯片与衬底区域之间形成空隙，(f)将芯片引线接合到衬底上，(g)提供一种在固化化学及固化曲线上与粘合剂相容的密封剂组合物，(h)沿着芯片的周边配置该密封剂，以便使密封剂填满步骤(e)中形成的任何空隙，(i)让所获得的半导体封装接受足够温度和足够时间的处理，以便使粘合剂与密封剂同时固化。
2.按照权利要求1的方法，其中步骤(b)中的衬底选自柔性电路带或片、双马来酰亚胺三嗪衬底、环氧/玻璃纤维层合物、金属引线架及陶瓷衬底。
3.按照权利要求1的方法，其中步骤(c)中的粘合剂是薄膜粘合剂。
4.按照权利要求3的方法，其中薄膜粘合剂包含弹性体、环氧树脂及用于该环氧树脂的固化剂。
5.按照权利要求4的方法，其中步骤(g)，(h)及(i)中的密封剂组合物是包含胺固化剂的热固性环氧树脂。
6.按照权利要求1的方法，其中步骤(i)中的固化温度在100℃～180℃的范围，持续时间在1.5～2h的范围。
全文摘要
一种半导体封装,其中集成电路芯片采用引线接合方法与衬底相连接,系采用将模片固定粘合剂与连线接头密封剂在一个加热步骤中固化制备的。密封剂的固化化学及固化规律与粘合剂的彼此相容。
文档编号H01L21/56GK1254181SQ9911033
公开日2000年5月24日 申请日期1999年7月12日 优先权日1998年7月14日
发明者C·J·多米尼克 申请人:国家淀粉及化学投资控股公司