层1、与第一半导体层I形成第一 pn结14的第二导电类型的第二半导体层2以及与第二半导体层2形成第二 pn结15并且延伸到半导体衬底40的主表面103的第一导电类型的第三半导体层3的晶片40 ;在主表面103上形成堆叠的硬掩模层31a、31b、31c ;在硬掩模层31上形成在大致正交于主表面103的截面中包括掩模部分7的台面掩模7，掩模部分7由开口间隔开并且限定了半导体衬底40中的台面区域20 ;使用台面掩模7蚀刻通过硬掩模层31并且进入晶片40，使得交替的台面区域20和深沟槽50、50a被形成，深沟槽50、50a从主表面103延伸到第一半导体层I中，每个台面区域20基本上被覆盖有硬掩模层31的剩余部分，该剩余部分包括在截面中且在大致平行于主表面103的方向上具有比相应台面区域20更小的最小延伸的第二部分31b ；以及暴露在由第二部分31a到主表面103上的投影限定的区域中的台面区域20。
[0093]虽然已经公开了本发明的各种示例性实施例，对于本领域技术人员来说将是显而易见的是，可以做出将实现本发明的一些优点的各种改变和修改，而不脱离本发明的精神和范围。执行相同功能的其它部件可以被适当地替换，这对于本领域合理技术人员来说将是明显的。应当提到的是，参照特定图说明的特征可以与其它图的特征组合，即使在其中没有明确提到这一点的那些情况下。对发明构思的这些修改旨在由所附权利要求涵盖。
[0094]为了便于描述，诸如“在…之下”、“在…下方”、“低于”、“在…之上”、“上面的”等之类的空间相关术语被用于说明一个元件相对于第二元件的定位。这些术语旨在包括除了图中描绘的那些之外的器件的不同定向。进一步地，诸如“第一”、“第二”等之类的术语还被用于描述各种元件、区域、区段等，并且同时并不旨在是限制性的。贯穿描述，同样的术语指的是同样的元件。
[0095]如本文中使用的，术语“具有”、“含有”、“包含”、“包括”等是开放式术语，其指示所陈述的元件或特征的存在，但是并不排除另外的元件或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文另外明确说明。
[0096]在记住上述范围的变化和应用的情况下，应当理解的是，本发明并不受前述描述的限制，也不受附图的限制。代替地，本发明仅由以下权利要求及其法律等同物限定。
【主权项】
1.一种用于生产竖直半导体器件的方法，所述方法包括: 一提供半导体晶片，所述半导体晶片包括第一导电类型的第一半导体层、与所述第一半导体层形成第一 Pn结的第二导电类型的第二半导体层、以及与所述第二半导体层形成第二 Pn结并且延伸到所述半导体晶片的主表面的所述第一导电类型的第三半导体层； 一在所述主表面上形成硬掩模，所述硬掩模包括通过第一开口彼此间隔开的硬掩模部分； 一使用所述硬掩模从所述主表面向所述第一半导体层中蚀刻深沟槽，使得在所述主表面处由所述硬掩模部分的相应部分覆盖的半导体台面被形成在所述深沟槽的毗邻沟槽之间； 一填充所述深沟槽和所述硬掩模的所述第一开口 ；以及 一蚀刻所述硬掩模以在所述半导体台面的所述主表面处的所述硬掩模中形成第二开□。
2.根据权利要求1所述的方法，进一步包括在蚀刻所述硬掩模之后从所述主表面向所述半导体台面中蚀刻浅沟槽，使得所述浅沟槽不会延伸到所述第一 Pn结。
3.根据权利要求1所述的方法，其中形成所述硬掩模，使得每个所述硬掩模部分包括第二部分和第一部分，所述第一部分被布置在所述主表面处并且在所述第二部分与所述第一半导体层之间并且在基本上平行于所述主表面的方向上具有比所述第二部分更大的延伸。
4.根据权利要求3所述的方法，其中所述第一部分包括与所述第二部分不同的材料。
5.根据权利要求1所述的方法，其中形成所述硬掩模，使得所述第一开口中的至少两个开口在基本上正交于所述主表面的竖直截面中具有所述主表面处的、比在所述主表面处的其它第一开口的第一宽度更大的第三宽度。
6.根据权利要求5所述的方法，进一步包括沿着基本上竖直的线分割所述晶片，每条基本上竖直的线位于在所述竖直截面中具有所述第三宽度的所述第一开口的一个内。
7.根据权利要求1所述的方法，其中形成所述硬掩模包括以下各项中的至少一项: 一在所述主表面上形成硬掩模层； 一在所述主表面处形成第一掩模层； 一在所述第一掩模层上形成对于所述第一掩模层选择性可蚀刻的第二掩模层；以及 一在所述第二掩模层上形成对于所述第二掩模层选择性可蚀刻的第三掩模层； 一在所述硬掩模层、所述第二掩模层和所述第三掩模层中的至少一个上形成限定所述半导体衬底中的半导体台面的台面掩模，在基本上正交于所述主表面的截面中所述台面掩模包括限定所述第一开口的开口 ；以及 一蚀刻所述硬掩模层、所述第一掩模层、所述第二掩模层和所述第三掩模层中的至少一个以形成所述硬掩模。
8.根据权利要求7所述的方法，其中填充所述深沟槽和所述硬掩模的所述第一开口包括以下各项中的至少一项: 一至少在所述深沟槽的侧壁处形成电介质区域；以及 一在所述电介质区域上形成导电区域； 一沉积对所述第二掩模层选择性可蚀刻的电介质材料；以及 — CMP处理。
9.根据权利要求8所述的方法，其中所述硬掩模层被形成为ONO堆叠。
10.根据权利要求7所述的方法，其中蚀刻所述硬掩模包括以下各项中的至少一项: 一对于所述电介质材料和所述第一掩模层的所述材料中的至少一个选择性蚀刻所述第二掩模层；以及 一蚀刻所述第一掩模层以暴露所述半导体台面。
11.根据权利要求1所述的方法，其中在生产所述竖直半导体器件期间所述硬掩模不被完全移除。
12.根据权利要求1所述的方法，其中提供所述半导体晶片包括以下各项中的至少一项: 一在衬底上形成所述第一导电类型的一个或多个外延层，使得所述一个或多个外延层的上表面形成所述主表面，所述衬底具有比所述一个或多个外延层更高的掺杂浓度； 一从上方将P型掺杂剂和η型掺杂剂中的至少一个注入到所述一个或多个外延层中；以及 一热退火。
13.一种用于生产竖直半导体器件的方法，所述方法包括: 一提供晶片，所述晶片包括主表面、基本上平行于所述主表面的第一 Pn结以及基本上平行于所述主表面并且被布置在所述第一 Pn结与所述主表面之间的第二 ρη结； 一在所述主表面处形成第一材料的第一硬掩模层； 一在所述第一硬掩模层上形成第二材料的第二硬掩模层； 一在所述第二硬掩模层上形成包括开口的台面掩模，所述台面掩模限定所述半导体衬底中的半导体台面； 一使用所述台面掩模蚀刻所述第一硬掩模层和所述第二硬掩模层以形成硬掩模，使得在第一区域中暴露所述晶片并且形成硬掩模部分，每个硬掩模部分包括所述第二硬掩模层的剩余部分和所述第一硬掩模层的剩余部分，所述第一硬掩模层的所述剩余部分在基本上平行于所述主表面的方向上具有比所述第二硬掩模层的所述剩余部分更大的延伸； 一使用所述硬掩模从所述第一区域至少向所述第一 Pn结蚀刻深沟槽以形成所述半导体台面；以及 一从所述主表面的第二区域向所述半导体台面中蚀刻浅沟槽，所述第二区域基本上对应于所述第二硬掩模层的所述剩余部分到所述主表面上的投影。
14.根据权利要求13所述的方法，进一步包括在蚀刻浅沟槽之前填充所述深沟槽和所述硬掩模的所述第一开口。
15.根据权利要求13所述的方法，进一步包括在蚀刻浅沟槽之前蚀刻所述硬掩模。
16.根据权利要求13所述的方法，其中在基本上正交于所述主表面的方向上所述浅沟槽比所述深沟槽更浅地延伸到所述晶片中。
17.根据权利要求13所述的方法，进一步包括在所述浅沟槽中形成导电区域。
18.一种竖直半导体器件，包括: 一半导体本体，具有后侧，并且在外围区域中且在基本上垂直于所述后侧的竖直方向上从所述后侧延伸到所述半导体本体的第一表面，所述半导体本体在有源区域中包括在所述竖直方向上从所述第一表面延伸到布置在所述第一表面上方的主表面的多个间隔开的半导体台面，在竖直截面中所述外围区域延伸在所述有源区域与边缘之间，所述边缘延伸在所述后侧与所述第一表面之间，在所述竖直截面中每个所述半导体台面包括第一侧壁、第二侧壁、延伸在所述第一侧壁与所述第二侧壁之间的第一 ρη结以及与所述半导体台面欧姆接触并且从所述主表面延伸到所述半导体台面中的导电区域； 一与所述半导体本体绝缘的多个栅极电极，每个所述栅极电极被布置在成对毗邻的半导体台面之间并且在所述竖直方向上跨所述毗邻的半导体台面的所述第一 ρη结延伸；以及 一被布置在所述后侧上的后侧金属化结构。
19.根据权利要求18所述的竖直半导体器件，其中在从上方观察时所述导电区域相对于所述半导体台面基本上被置于中心。
20.根据权利要求18所述的竖直半导体器件，进一步包括与最外面的半导体台面绝缘且毗邻并且延伸到所述外围区域中的栅极电极。
【专利摘要】生产竖直半导体器件，包括：提供半导体晶片，其包括第一导电类型的第一半导体层、与第一半导体层形成第一pn结的第二导电类型的第二半导体层以及与第二半导体层形成第二pn结并且延伸到晶片的主表面的第一导电类型的第三半导体层；在主表面上形成硬掩模，该硬掩模包括通过第一开口彼此间隔开的硬掩模部分；使用硬掩模蚀刻从主表面到第一层中的深沟槽，使得在主表面处由相应硬掩模部分覆盖的台面区域被形成在毗邻沟槽之间；填充沟槽和硬掩模的第一开口；以及蚀刻硬掩模以在台面的主表面处的硬掩模中形成第二开口。
【IPC分类】H01L21-336, H01L29-78, H01L29-06
【公开号】CN104599971
【申请号】CN201410588799
【发明人】P·布兰德尔, M·H·佩里
【申请人】英飞凌科技股份有限公司
【公开日】2015年5月6日
【申请日】2014年10月28日
【公告号】DE102014114897A1, US20150115356