述，可以生成包括多个单 元407的第二单元库405。单元库405中多个单元407的每个都被显示为具有标示相应鳍 高度的分别不同的标记。在一些实施例中，用于生成单元库405的标准包括如图2B的步骤 224所述的时序(速度）和功耗。在一些实施例中，单元库405中具有不同鳍高度的多个单 元407对应于半导体器件的第一布局中的多个单元。
[0074] 在一些其他实施例中，有两个预特征化库：包括具有标准鳍高度的鳍的多个单元 的第一库和包括具有更高鳍高度的鳍的多个单元407的第二单元库405。除了鳍高度不同 之外，第二单元库405中的多个单元407与第一库中的单元是同一组单元。两个库中的单 元被预特征化为具有不同的性能参数、泄漏和其他特征。
[0075] 在可选实施例中，由第二库中具有不同鳍高度的一个或多个相应Fin-FET补充第 一(原始）库中的每个Fin-FET。可以不指定第一布局的多个单元中的多个Fin-FET。
[0076] 在框408中，如图2A的步骤206所述，可以将来自单元库的至少一个单元放置(或 替换）在半导体器件的第一布局中的相应位置处以在处理器中生成用于要被制造的半导体 器件的第二布局。基于用于半导体器件的性能规范组，用单元库中的一个或多个单元替换 第一布局中多个单元的至少一些单元。
[0077] 框410示出了如图2C的步骤234所述的性能规范组。该性能规范组可以包括：用 于半导体器件的面积、半导体器件的速度、半导体器件的功耗和半导体器件的信号转换速 率平衡中的至少一个。该性能规范组也可以包括用于至少一条关键路径的一些性能规范。 框410中的该性能规范组用于框408中的单元替换的优化。
[0078] 在框412中，从处理器输出用于要被制造的半导体器件的第二布局415。第二布局 415中的不同单元414、416和418具有用于不同鳍高度的不同标记。
[0079] 图5是执行本文所述的用于生成半导体器件设计的方法200的系统500的实施例 的框图。
[0080] 系统500包括至少一个非暂时性、机器可读存储介质506和连接为访问存储介质 506的处理器502。存储介质506是以表不半导体器件的第一布局的数据编码，第一布局包 括表示电路元件的多个单元。电路元件包括Fin-FET。对处理器502进行编程，以执行如上 所述的方法200。
[0081] 参考图5,处理器502表明可以包括一个或多个编程的处理器。在一些实施例中， 通过两个或多个应用程序来执行处理负载，在单独的处理器上实施每个操作。在其他实施 例中，使用一个处理器来执行所有的处理程序（processors)。类似地，示出了两个介质506 和508,但是数据可以存储在任意数量的介质中。虽然图5示出了将各个任务分配至特定模 块，但这仅是一个实例。各个任务可以分配给不同模块以提高性能或提高编程的简便性。
[0082] 系统500包括由Synopsys,Inc.ofMountainView,CA(加州山景城新思科技有限 公司）出售的诸如"ICC0MPILER"TM的电子设计自动化("EDA"）工具，其可以包括诸如也 由Synopsys出售的"ZROUTE"TM的放置和布线工具504。可以使用其他EDA工具，诸如可 以使用均由CadenceDesignSystems,Inc.ofSanJose,CA(加州圣何塞卡当斯设计系统 公司）所出售的"VIRTUOSO"定制设计平台或Cadence"ENCOUNTER"?数字IC设计平台、以 及"VIRTUOSO"芯片组装布线器504。
[0083]EDA工具是通过从非暂时性计算机可读存储介质506取回存储的程序指令和在通 用处理器502上执行的指令所形成的专用计算机。因此，指令配置处理器502的逻辑电路 以用作EDA工具。非暂时性计算机可读存储介质506、508的实例包括但不限于硬盘驱动器 (HDD)、只读存储器("ROM")、随机存取存储器("RAM")、闪速存储器等。有形的、非暂时性机 器可读存储介质506、508被配置为存储由放置和布线工具504所生成的数据。
[0084] 放置和布线工具504的布线器能够接收包括用于IC设计和单元520的信息的第 一布局。布线器504可配备有默认设计规则组522和技术文件524。
[0085] 在处理器502中，不同的模块被配置为执行如上所述的方法。例如，模块505被配 置为提供或输入用于单元库的多个单元(具有不同的鳍高度)的不同配置。模块510被配置 为为相应的单元选择和分配鳍高度，且也为相应的单元分配标示鳍高度的标记。如上所述， 模块514被配置为提供用于优化单元替换的性能规范组或约束条件。模块516被配置为执 行单元替换的优化，以提供要被制造的半导体器件的第二布局（即，要存储在非暂时性机器 可读存储介质508中的具有不同鳍高度标记的IC设计518)。
[0086] 图形界面通过显示由处理器502中的编程模块505、510、514和516所生成的结果 而有助于设计过程。这些结果包括表示具有不同鳍高度的多个Fin-FET的配置的数据、包 含具有不同鳍高度的单元的单元库、在优化的步骤期间的单元替换、以及生成的第二布局。 在一些实施例中，显示器530显示布局图形的代表图形，并且帮助用户（诸如布局优化决策 中的设计工程师)。例如，当具有分别不同的鳍高度的单元中的一个替换第一布局中相应单 元时，可以显示一组可选的单元替换。然后可以显示生成的性能参数。设计工程师可以作 出在第二布局中是否进行这样的单元替换的决策。在第二布局中，来自单元库中的包括具 有分别不同鳍高度的Fin-FET的至少一个单元被显示为具有分别不同的标记，例如，不同 的颜色、阴影式样等。基于分别不同的标记，工艺工程师可以确定制造这种半导体器件所需 要的工艺步骤。在一些实施例中，使用EDA工具生成IC布局。在单独的特定编程处理器上 执行计算机执行的方法200。
[0087] 本发明提供了用于生成半导体器件设计的方法和系统。该方法包括提供包括表示 电路元件的多个单元的半导体器件的第一布局、在处理器中提供包括多个单元的单元库以 及在处理器中生成用于要被制造的半导体器件的第二布局。电路元件包括多个鳍式场效应 晶体管（Fin-FET)。单元库中多个单元的每个都被显示为具有标示相应的鳍高度的分别不 同的标记。通过在半导体器件的第一布局中的相应位置处放置或替换为来自单元库的至少 一个单元来生成第二布局。来自单元库的至少一个单元包括具有与半导体器件的第二布局 中相邻的Fin-FET不同的相应鳍高度的Fin-FET。
[0088] 在一些实施例中，半导体器件的第一布局中的多个单元包括具有相同鳍高度的 Fin-FET。在一些实施例中，提供单元库的步骤包括将代表具有不同鳍高度的多个Fin-FET的配置的数据输入至处理器、在处理器中生成包括多个单元的单元库。单元库中多个单元 的每一个都被显示为具有代表相应鳍高度的分别不同的标记。
[0089] 在一些实施例中，提供单元库的步骤还包括选择用于单元库中至少一个Fin-FET 的相应鳍高度，使得至少一个Fin-FET具有与第一布局中的相应Fin-FET不同的速度或不 同的功耗。在一些实施例，单元库具有至少一个Fin-FET，该至少一个Fin-FET具有比半导 体器件的第一布局中的相应Fin-FET更高的速度和更低的功耗。
[0090] 在一些实施例中，生成半导体器件的第二布局的步骤包括：在第一布局的相应位 置处放置来自单元库的至少一个单元，以及基于用于半导体器件的性能规范组，用来自单 元库的多个单元中的一个替换第一布局中多个单元的至少一些。在一些实施例中，在替换 多个单元中的每个的步骤中，性能规范组包括用于半导体器件的面积，半导体器件的速度、 功耗和信号转换速率平衡中至少一个。
[0091] 在一些实施例中，半导体器件的第一布局中多个单元的相应的一个被替换为比多 个单元中的这个单元具有更高的鳍高度和更低的栅极阈值电压的来自单元库中的相应单 JLi〇
[0092] 在一些实施例中，替换多个单元的每个的步骤还包括：识别半导体器件的至少一 条关键路径、分析至少一条关键路径的性能参数以及改变至少一条关键路径中的至少一个 单元以满足用于半