Ldmos器件的制作方法
【技术领域】
[0001]本发明涉及半导体器件，特别是指一种LDMOS器件。
【背景技术】
[0002]在对LDMOS器件架构的研究中，业界已经发布了通过Resurf技术可以大幅度地改善LDMOS漏端的电场分布，使LDMOS能在达成耐压要求的前提下有效的改善方块电阻Rsp。现有的Resurf技术对于较低电压应用上主要采用Single Resurf以及DoubleResurf技术，其中Double resurf技术相对比较复杂,但是其对LDMOS性能改善的作用较Single Resurf更加明显，但是其实现方法也更加困难。通常Single Resurf技术是利用多晶硅场板的在LDMOS的漏端漂移区的部分覆盖来调制电场,而Double Resurf除了利用多晶娃场板以外，在LDMOS漏端的漂移区下方增加一次与漂移区参杂类型相反的注入来实现，其对电场分布的调制作用更加明显。由于电子的迁移率比空穴更高，因此作为开关应用来说，高性能的开关管往往采用N型LDMOS来制作。以N型LDMOS为例，采用Double Resurf的器件截面如图1所示，其漏端的漂移区较特殊的是通过N型漂移注入与P型注入的匹配来实现。
[0003]从图1可以看到，N型漂移区202与P型区201是重叠的，利用同一张掩膜版来同时形成是集成角度优先考虑的降低成本的实现方式。实际的工艺实现方式也是利用同一张掩膜版来同时注入形成P型区201与N型漂移区202的。该器件架构由于需要N型漂移区202与P型区201的掺杂浓度匹配才能得到比较理想的互相耗尽的效果。而由于在注入过程中，P型注入的分布会在硅片表面形成一定浓度的P型掺杂，这些P型掺杂会对之后的N型掺杂带来补偿作用，导致器件的性能受到影响，方块电阻Rsp受到补偿作用被抬高，击穿电压BV无法满足要求。
【发明内容】
[0004]本发明所要解决的技术问题在于提供一种LDMOS器件，具有较低的方块电阻及较高的击穿电压。
[0005]为解决上述问题，本发明所述的一种LDMOS器件，在N型埋层之上的P型外延中具有体区，以及体区一侧垂直投影重合的漏端N型漂移区和P型区，所述P型区位于N型漂移区下方；在N型漂移区中具有浅槽隔离结构；浅槽隔离结构远离体区的一侧具有LDMOS器件的漏区；
[0006]所述体区中还具有体区引出区及所述LDMOS器件的源区；外延表面具有栅氧及所述LDMOS器件的多晶硅栅极及栅极侧墙；多晶硅栅极之上具有金属硅化物；所述的N型埋层之上与体区及P型区之间具有P型埋层。
[0007]进一步地，所述P型埋层往体区方向延伸是至少超过体区0.1 μ m，但不超出体区。
[0008]进一步地，所述P型埋层往漏端方向延伸是至少超过N型漂移区0.Ιμπι。
[0009]进一步地，所述漏端漂移区的P型区是通过P型埋层向上扩散及掩膜离子注入共同形成。
[0010]进一步地，所述垂直投影重合的N型漂移区和P型区是利用同一张掩膜版实现。
[0011]进一步地，所述LDMOS器件的漏端漂移区是利用N型漂移区及P型区互相耗尽。
[0012]本发明所述的LDMOS器件，在漏端漂移区利用P型埋层来辅助耗尽N型漂移区，由于P型埋层本身与N型埋层的耐压足够，因此不会拉低器件的耐压。同时由于P型埋层在漂移区的存在，漂移区的P型注入剂量可以减少，从而漂移区的P型注入本身在表面的浓度有所降低，对器件的影响可以减少，而由于P型埋层在漂移区是自下而上浓度逐渐降低的梯度分布，对表面也没有影响。
【附图说明】
[0013]图1是传统LDMOS器件的剖面结构示意图；
[0014]图2是本发明所述的LDMOS器件的剖面图。
[0015]附图标记说明
[0016]100是外延，101是N型埋层，102是P型埋层，201P型区，202是N型漂移区，203是体区，204是STI，205是重掺杂N型区，206是体区引出区，207是硅化物，208是多晶硅栅极,209是侧墙，210是栅氧。
【具体实施方式】
[0017]本发明所述的一种LDMOS器件，其结构如图2所示，在N型埋层101之上的P型外延中100具有体区203，以及体区203 —侧垂直投影重合的漏端N型漂移区202和P型区201，所述P型区201位于N型漂移区202下方；在N型漂移区202中具有浅槽隔离结构204 ;浅槽隔离结构204远离体区的一侧具有LDMOS器件的漏区205。
[0018]所述体区203中还具有体区引出区206及所述LDMOS器件的源区205 (源漏区都是重掺杂N型区，使用同一标记描述)；外延100表面具有栅氧210及所述LDMOS器件的多晶硅栅极208及栅极侧墙209 ;多晶硅栅极208之上具有金属硅化物207 ;所述LDMOS器件的源漏区及体区引出区之上均具有金属硅化物207。
[0019]所述的N型埋层101之上与体区203及P型区201之间具有P型埋层102。
[0020]所述P型埋层往体区方向延伸是至少超过体区0.1 μ m，但不超出体区；所述P型埋层往漏端方向延伸是至少超过N型漂移区0.1 μ m。
[0021]所述漏端漂移区的P型区是通过P型埋层向上扩散及掩膜离子注入共同形成。
[0022]所述垂直投影重合的N型漂移区和P型区是利用同一张掩膜版实现。
[0023]以上即为本发明LDMOS器件的结构特征，漏端漂移区利用P型埋层来辅助耗尽N型漂移区，即N型漂移区及P型区互相耗尽。由于P型埋层本身与N型埋层的耐压足够，因此不会拉低器件的耐压。同时由于P型埋层在漂移区的存在，漂移区的P型注入剂量可以减少，从而漂移区的P型注入本身在表面的浓度有所降低，对器件的影响可以减少，而由于P型埋层在漂移区是自下而上浓度逐渐降低的梯度分布，对表面也没有影响，适用于20?40V工作电压的应用环境。
[0024]以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种LDMOS器件，在N型埋层之上的P型外延中具有体区，以及体区一侧垂直投影重合的漏端N型漂移区和P型区，所述P型区位于N型漂移区下方；在N型漂移区中具有浅槽隔离结构；浅槽隔离结构远离体区的一侧具有LDMOS器件的漏区； 所述体区中还具有体区引出区及所述LDMOS器件的源区；外延表面具有栅氧及所述LDMOS器件的多晶硅栅极及栅极侧墙；多晶硅栅极之上具有金属硅化物；其特征在于:所述的N型埋层之上与体区及P型区之间具有P型埋层。
2.如权利要求1所述的一种LDMOS器件，其特征在于:所述P型埋层往体区方向延伸是至少超过体区0.1 μ m,但不超出体区。
3.如权利要求1所述的一种LDMOS器件，其特征在于:所述P型埋层往漏端方向延伸是至少超过N型漂移区0.1 μ m。
4.如权利要求1所述的一种LDMOS器件，其特征在于:所述漏端漂移区的P型区是通过P型埋层向上扩散及掩膜离子注入共同形成。
5.如权利要求1所述的一种LDMOS器件，其特征在于:所述垂直投影重合的N型漂移区和P型区是利用同一张掩膜版实现。
6.如权利要求1所述的一种LDMOS器件，其特征在于:所述LDMOS器件的漏端漂移区是利用N型漂移区及P型区互相耗尽。
【专利摘要】本发明公开了一种LDMOS器件，在传统的N型埋层上漂移区增加了一层P型埋层，且P型埋层是形成于外延之前，其杂质浓度具有梯度分布，利用P型埋层来辅助耗尽N型漂移区，可以减少漂移区的P型注入剂量，从而降低器件漂移区表面的浓度，减少对器件的影响。
【IPC分类】H01L29-06, H01L29-78
【公开号】CN104600111
【申请号】CN201310530476
【发明人】陈雄斌, 石晶
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年5月6日
【申请日】2013年10月31日