一种高耐压氮化物半导体外延结构及其生长方法
【技术领域】
[0001]本发明涉及半导体材料外延生长的技术领域，更具体地，涉及一种高耐压氮化物半导体外延结构及其生长方法。
【背景技术】
[0002]以GaN为代表的第三代宽禁带半导体材料具有宽禁带、高击穿电场强度、高饱和电子漂移速度、高热导率、异质界面二维电子气浓度高等优良的材料性能特点，相比于Si材料，GaN更加适合制作大功率高容量、高开关速度以及高频的电子器件。与传统Si器件相比，GaN器件能承载更高的功率密度，具有更高的能量转换效率，可以使整个系统的体积和重量减少，从而降低系统成本。由于缺乏同质衬底，目前在廉价的大尺寸Si衬底上生长GaN外延层制备功率器件成为了推动GaN功率器件市场化的主流方向。
[0003]传统的采用异质结沟道的平面型硅基氮化鎵功率器件不能像在蓝宝石或碳化硅衬底上的GaN功率器件一样，单纯的靠增大栅漏间距或者引入场板技术来获得高的击穿电压。实验表明，Si基GaN功率器件存在一个饱和击穿电压。也就是说当增大栅漏间距时，击穿电压并非一直线性增大，而是在达到某一个栅漏间距后，击穿电压趋于饱和。这说明在器件水平方向发生击穿之前，垂直方向材料就发生了击穿。这主要是由于Si衬底材料本身的导电性和低的临界击穿电场导致了垂直方向的击穿。所以，提高Si衬底上氮化物功率器件的击穿电压是急需攻克的关键问题。
[0004]一方面，由于Si衬底材料本身相对较低的击穿场强(0.3MV/cm)以及ΑΙΝ/Si界面处高密度的缺陷，从而使得Si衬底成为制约Si上GaN电力电子器件耐压漏电流降低/耐压提升的关键因素。通过增加Si衬底上氮化物缓冲层的厚度，可以使得最上层的GaN沟道层远离Si衬底及Si/ΑΙΝ界面，从而达到提高硅衬底氮化物功率器件的击穿电压的目的。同时，增加氮化物缓冲层厚度还可以进一步提高晶体质量，从而可以降低材料的漏电流，提高了击穿电压。但是由于Si衬底与氮化物之间存在较大晶格失配和热失配，使得在Si衬底上生长厚膜氮化物外延层充满挑战。因为如果应力控制不佳，厚膜氮化物缓冲层的生长会导致外延薄膜龟裂，外延片翘曲增大甚至外延片碎裂[N.1keda, Y.Niiyamaj H.Kambayashij Y.Sato, T.Nomura，S.Katoj and S.Yoshidaj P Ieee 98，1151-1161 (2010).]。于是，为了实现厚膜氮化物外延层的生长，采用应力工程技术可以很好的在Si衬底上生长出厚膜无龟裂的GaN外延层。Dadgar在2000年等人(Dadgar, et.al , Metalorganic Chemical Vapor Phase Epitaxy of Crack-Free GaN on Si (111)Exceeding I μm in Thickness Armin Jpn.J.App1.Phys.39 (2000) L1183)提出了采用低温AlN插入层技术的方法获得了 Si衬底上异质生长I微米以上的高质量无龟裂GaN外延层。同时，相关研宄小组还提出了利用多层/单层渐变AlGaN缓冲层[Kai Cheng etal., AlGaN-based heterostructures grown on 4 inch Si(111) by M0VPE, phys.stat.sol.(c) 5，N0.6，1600-1602 (2008);张佰君，杨亿斌，一种渐变AlGaN层的制备方法及采用该方法得到的器件，CN103117209A，2013.05.22]，采用AlN/GaN超晶格缓冲层[SusaiLawrence SeIvaraj, Takaaki Suzue, and Takashi Egawa, Breakdown Enhancement ofAlGaN/GaN HEMTs on 4-1n Silicon by Improving the GaN Quality on Thick BufferLayers, IEEE ELECTRON DEVICE LETTERS, VOL.30, N0.6，JUNE 2009]的方式获得厚膜氮化物外延层。上述三大类采用富Al氮化物缓冲层的思路是该应力释放后的富Al氮化物插入层与其上面赝配生长或部分应力释放的GaN外延层会给后续的GaN外延层提供一个压应力，从而很好的平衡应力获得无龟裂的氮化物外延层。厚膜氮化物外延层可以较好的降低外延材料中的漏电流/降低外延材料的击穿电压，但是厚膜氮化镓外延对生长条件的精确调控要求较高。同时，当外延层生长到足够厚的时候，Si衬底上材料龟裂、晶体质量以及表面粗糙度的调控就显得更加困难。另外一方面。厚膜氮化物缓冲层外延生长会导致外延生长时间变长，从而极大的提高外延生产成本。
[0005]另一方面，降低Si衬底上氮化物功率器件的漏电流/提高击穿电压的另一个常用方法是 C 自动惨杂技术(Auto Carbon doping technique) [S.1wakami, M.Yanagihara,0.Machida, E.Chino, N.Kanekoj H.Goto, and K.0htsukaj Jpn.J.App1.Phys.43，L831 (2004)]。由于顶层GaN沟道层和Si衬底之间的氮化物缓冲层并不是完全的本征半绝缘材料，C自动掺杂技术是目前较为常用的给氮化物中引入深受主杂质的方法，该深受主杂质C可以补偿GaN材料生长时非故意引入的施主杂质，例如Si和氮空位等。这些非故意引入的施主杂质会增加GaN外延材料的漏电流从而导致器件的提前击穿。C自动掺杂技术可以通过控制GaN生长时的条件来获得，例如气压、温度、V/III比以及生长速率(A.E.ffickenden, D.D.Koleske, R.L.Henry, Μ.E.Twigg, and M.Fatemi, J.Cryst.Growth 260, 54 (2004).; J.Lee, M.Lee, S.Hahm, Y.Lee, J.Lee, Y.Bae,and H.Cho, MRS Internet J.Nitride Semicond.Res.8,5 (2003).; D.C.Look, D.C.Reynolds, R.L.Jones, ff.Kim, 0.Aktas, A.Botch-karev, A.Salvador, and H.Morkoc, Mater.Sc1.Eng., B 44 , 423 (1997).)D Sadahiro Kato 等人通过对 GaN沟道层下方的顶层GaN氮化镓层引入C自动掺杂技术从而获得了高耐压的HFET器件[S.Katoet al./ Journal of Crystal Growth 298 (2007) 831 - 834]。目前的报道中，都是通过对GaN沟道层下方的GaN缓冲层引入C杂质从而降低材料和器件的漏电流水平/提高材料和器件的耐压能力。Josephine Selvaraj等人研宄了不同生长条件对沟道层下方顶层GaN中引入C杂质后，对材料漏电流和击穿电压都有明显改善[J.Selvaraj/Japanese Journalof Applied Physics 48(2009) 121002]，但是，对顶层GaN的C掺杂会极大的降低GaN晶体质量，增大表面粗糙度，从而降低异质结沟道迀移率和二维电子气载流子浓度，从而极大的劣化器件性能。
【发明内容】
[0006]本发明为克服上述现有技术所述的至少一种缺陷，提供一种高耐压氮化物半导体外延结构及其生长方法。
[0007]所述高耐压氮化物半导体外延结构为含有复合氮化物外延缓冲层的结构，由于该复合氮化物外延缓冲层的存在，对上层异质结二维电子气沟道性能影响甚微的前提下，改善硅衬底上氮化物半导体外延层中的应力状态，降低外延片翘曲。同时，极大的降低硅衬底上氮化物半导体外延层的漏电流特性，提高硅衬底上氮化物半导体外延层的单位厚度耐压能力，从而可以降低外延生长时间，降低生产成本。
[0008]为解决上述技术问题，本发明采用的技术方案是:
一种高耐压氮化物半导体外延结构，由下至上依次包括衬底、成核层、杂质过滤层，复合氮化