物外延缓冲层，电子阻挡层，非掺杂氮化镓沟道层和异质结势皇层；所述复合氮化物外延缓冲层包括一层高阻富铝氮化物应力缓冲层和该层高阻富铝氮化物应力缓冲层上面的一层高阻顶层氮化镓缓冲层；
优选的，所述衬底为Si衬底、碳化硅衬底或蓝宝石衬底中的任一种。
[0009]优选的，所述成核层为A1N、AlGaN, AlInGaN, GaN的任一种或组合；成核层厚度为lnm~500nmo
[0010]优选的，所述杂质过滤层为AlGaN层，杂质过滤层中的铝组分均匀分布，或随着厚度的变化而变化，或是形成多层结构或者超晶格结构。
[0011]优选的，所述高阻富铝氮化物应力缓冲层为A1N、AlGaN, GaN的任一种或组合；应力缓冲层厚度为100ηπι~10μπι。所述高阻富铝氮化物应力缓冲层中的铝组分均匀分布，或随着厚度的变化而变化，或是形成多层结构或者超晶格结构。所述高阻富铝氮化物应力缓冲层掺杂Mg、Be、C、Fe或Zn。
[0012]优选的，所述高阻顶层氮化镓缓冲层厚度为100nm~10ym。所述高阻顶层氮化镓缓冲层掺杂Mg、Be、C、Fe或Zn。
[0013]优选的，所述电子阻挡层为AlGaN、InGaN, InAlGaN的任一种或组合；厚度为lnm~500mo所述电子阻挡层中的铝/铟组分均匀分布，或随着厚度的变化而变化，或是形成多层结构或者超晶格结构。
[0014]优选的，所述非掺杂氮化镓沟道层厚度为5~200nm。
[0015]优选的，所述异质结势皇层为AlGaN、AlInN、AlInGaN、AlN材料中的一种或任意几种组合，该异质结势皇层为非掺杂层或η型掺杂层，异质结势皇层的厚度10~30 nm。
[0016]本发明还提出一种上述高耐压氮化物半导体外延结构的生长方法，能够能够在对上层异质结二维电子气沟道性能影响甚微的前提下，改善硅衬底上氮化物半导体外延层中的应力状态，降低外延片翘曲。同时，极大的降低硅衬底上氮化物半导体外延层的漏电流特性，提高硅衬底上氮化物半导体外延层的单位厚度耐压能力，从而可以降低外延生长时间，降低生产成本。
[0017]为了实现上述目的，其技术方案为:
一种高耐压氮化物半导体外延结构的生长方法，包括以下步骤:
S1、在衬底上生长成核层；
S 2、在成核层上生长一层杂质过滤层；厚度为l~500nm ；
S 3、在杂质过滤层上生长一层高阻富铝氮化物应力缓冲层；
S 4、在高阻富铝氮化物应力缓冲层上生长一层高阻顶层氮化镓缓冲层；
S 5、在高阻顶层氮化镓缓冲层上生长一层高阻氮化物外延层；
S 6、在高阻氮化物外延层上生长一层电子阻挡层；
S 7、在电子阻挡层上生长一层非掺杂氮化镓沟道层；
S 8、在非掺杂氮化镓沟道层上生长一层异质结势皇层。
[0018]优选的，所述成核层、杂质过滤层、高阻富铝氮化物应力缓冲层、高阻顶层氮化镓缓冲层、非掺杂氮化镓沟道层和异质结势皇层的生长方法包括是金属有机化学气相沉积法或分子束外延法。
[0019]优选的，杂质过滤层为AlGaN ;厚度为lnm~500m。所述杂质过滤层中的销组分均勾分布，或随着厚度的变化而变化，或是形成多层结构或者超晶格结构。
[0020]优选的，所述高阻富铝氮化物应力缓冲层为A1N、AlGaN, GaN的任一种或组合；应力缓冲层厚度为100ηπι~10μπι。所述高阻富铝氮化物应力缓冲层中的铝组分均匀分布，或随着厚度的变化而变化，或是形成多层结构或者超晶格结构。所述高阻富铝氮化物应力缓冲层掺杂Mg、Be、C、Fe或Zn。
[0021]优选的，所述高阻顶层氮化镓缓冲层厚度为100nm~10ym。所述高阻顶层氮化镓缓冲层掺杂Mg、Be、C、Fe或Zn。
[0022]优选的，所述电子阻挡层为AlGaN、InGaN, InAlGaN的任一种或组合；厚度为lnm~500mo所述电子阻挡层中的铝/铟组分均匀分布，或随着厚度的变化而变化，或是形成多层结构或者超晶格结构。
[0023]与现有技术相比，有益效果是:本发明能够对上层异质结二维电子气沟道性能影响甚微的前提下，改善硅衬底上氮化物半导体外延层中的应力状态，降低外延片翘曲。同时，极大的降低硅衬底上氮化物半导体外延层的漏电流特性，提高硅衬底上氮化物半导体外延层的单位厚度耐压能力，从而可以降低外延生长时间，降低生产成本。
【附图说明】
[0024]图1为本发明第一实施例中一种高耐压氮化物半导体外延结构的示意图。
[0025]图2为本发明第一实施例中一种高耐压氮化物半导体外延结构的应力状态与缓冲层不同位置引入碳掺杂样品的应力状态的对比。
[0026]图3为本发明第一实施例中总氮化物厚度为2.5微米的高耐压氮化物半导体外延结构的漏电流特性与未使用复合氮化物外延缓冲层的半导体外延结构的漏电流对比。
【具体实施方式】
[0027]附图仅用于示例性说明，不能理解为对本专利的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明，不能理解为对本专利的限制。
[0028]实施例1
如图1所示为本实施例的外延结构示意图，包括衬底1、成核层2、杂质过滤层3，复合氮化物外延缓冲层4，电子阻挡层5，非掺杂氮化镓沟道层6和异质结势皇层7。其中复合氮化物外延缓冲层4包括一层高阻富铝氮化物应力缓冲层41和该层高阻富铝氮化物应力缓冲层41上面的一层高阻顶层氮化镓缓冲层42。
[0029]本方案中采用的生长方法为分子束外延法或金属有机化学气相沉积法两种方法之一生长而成。
[0030]上述用于一种高耐压氮化物半导体外延结构的制作方法如图1所示，包括以下步骤:(1)利用分子束外延法或金属有机化学气相沉积法在衬底I上生长一层成核层2;
(2)在成核层2上，通过与步骤(I)中相同的方法生长一层杂质过滤层3;
(3)在杂质过滤层3上，通过与步骤(I)中相同的方法生长一层高阻富铝氮化物应力缓冲层41 ；
(4)通过与步骤(I)中相同的方法，继续在高阻富铝氮化物应力缓冲层41上生长一层高阻顶层氮化镓缓冲层42 ;
(5)通过与步骤(I)中相同的方法，继续在高阻顶层氮化镓缓冲层42上生长一层电子阻挡层5 ;
(6)通过与步骤(I)中相同的方法，继续在电子阻挡层5上生长一层非掺杂氮化镓沟道层6 ；
(7)通过与步骤(I)中相同的方法，继续在非掺杂氮化镓沟道层6上生长一层异质结势皇层7
优选的，所述衬底I为Si衬底、碳化硅衬底中的任一种。
[0031]优选的，所述成核层2为A1N、AlGaN, AlInGaN, GaN的任一种或组合；成核层2厚度为 lnm~500nm。
[0032]优选的，所述杂质过滤层3中的铝组分均匀分布，或随着厚度的变化而变化，或是形成多层结构或者超晶格结构。该杂质过滤层3可以有效抑制外延层龟裂，改善晶体质量，降低表面粗糙度，改善翘曲，同时抑制高温生长时，由硅衬底扩散到上方所生长的氮化物外延层中的硅杂质，从而改善漏电流特性。
[0033]所述高阻富铝氮化物应力缓冲层41为A1N、AlGaN, GaN的任一种或组合；高阻富铝氮化物应力缓冲层41为100nm~10 μπι。所述高阻富铝氮化物应力缓冲层41中的铝组分均匀分布，或随着厚度的变化而变化，或是形成多层结构或者超晶格结构。所述高阻富铝氮化物应力缓冲层41掺杂Mg、Be、C、Fe或Zn。
[0034]优选的，所述高阻顶层氮化镓缓冲层42厚度为100nm~10 μπι。所述高阻顶层氮化镓缓冲层42掺杂Mg、Be、C、Fe或Zn。
[0035]优选的，所述电子阻挡层5为AlGaN、InGaN, InAlGaN的任一种或组合；厚度为lnm~500m。所述